主要内容

设计错误检测

静态检测运行时错误和死逻辑，导出设计范围

设计错误检测包括死逻辑、整数溢出、被零除以及违反设计属性和断言。金宝app®设计验证器™使用正式的方法来识别模型中难以发现的设计错误，而不需要广泛的测试或模拟运行。你使用金宝app仿真软件设计验证器突出显示包含设计错误的模型中的块和被证明没有错误的块。对于每个带有错误的块，计算信号范围边界并生成一个测试向量，该测试向量在模拟中再现错误。

经常查看主题

特色的例子

检测整数溢出错误

检测整数溢出错误

使用设计错误检测分析来检测模型中的整数溢出错误。金宝appSimulink®Design Verifier™识别可能导致整数溢出的模型构造，然后证明在模拟过程中不能发生整数溢出，或者生成演示整数溢出错误的测试用例。
打开脚本
检测出绑定的数组访问示例模型

检测出绑定的数组访问示例模型

检测模型中超出边界的数组访问错误。
打开脚本
分析死逻辑分析的结果

分析死逻辑分析的结果

控件演示如何隔离死逻辑的潜在原因sldvexCommonCausesOfDeadLogic模型。死逻辑检测在模型中查找导致模型元素保持不活动的不可达目标。
打开脚本

金宝appSimulink设计验证器文档

金宝app

用Simulink自动验证和验证金宝app

用Simulink自动验证和验证金宝app

得到资源