主要内容
为其生成IP核心英特尔SoC平台来自MATLAB
生成IP核心
生成一个自定义IP核心以定位Altera®Cyclone V SoC开发工具包或Arrow SoCKit开发板：
创建HDL编码器™ 包含MATLAB的项目®设计和测试台，或打开现有项目。
在HDL Workflow Advisor中，定义输入类型并执行定点转换。
要了解如何将设计转换为定点，请参见基于MATLAB的基本HDL代码生成与FPGA综合.
在HDL Workflow Advisor的选择代码生成目标任务：
工作流程：选择
IP核心生成.站台：从下拉列表中选择目标硬件。
如果在列表中看不到目标硬件，请选择
得到更多下载目标支持包。金宝app其他源文件：如果您使用的是
黑盒系统对象™ 包括现有的Verilog®或VHDL®代码，输入文件名。手动输入每个文件名，用分号分隔(;)，或使用...按钮
在设置目标接口步骤中，对于每个端口，从目标平台接口下拉列表。
在HDL代码生成步骤中，可以选择指定代码生成选项，然后单击跑.
在HDL Workflow Advisor消息窗格中，单击IP core报告链接以查看生成的IP core的详细文档。
要了解有关自定义IP核心生成的更多信息，请参阅自定义IP核心生成.
要求和限制
要将DUT端口映射到AXI4接口，输入和输出端口必须：
位宽度小于或等于32位。
是标量的。
您还可以从以下列表中选择网站：
