金宝app支持EDA工具和硬件- MATLAB和Simulink金宝app - 金宝app,下载188bet金宝搏,金宝搏官方网站

金宝app支持EDA工具和硬件

软件

赛灵思公司Vivado和伊势

使用此支持包使用这金宝app些推荐版本：

赛灵思公司^®Vivado^®2020.1
Xilinx ISE 14.7
- FPGA数据捕获或MATLAB不支持金宝appXilinx ISE^®AXI Master。
- Xilinx ISE对于Spartan中的FPGA板是必需的^®6, Virtex^®-4, Virtex-5和Virtex-6家族。

有关工具设置的说明，请参见设置FPGA设计软件工具．

板连接

JTAG连接

您可以通过JTAG电缆运行FPGA在环、FPGA数据捕获或MATLAB AXI主机到您的板。但是，每个特性都需要JTAG电缆的独家使用，所以您不能同时运行多个特性。要允许其他工具访问JTAG电缆，如FPGA编程和Xilinx ChipScope，必须在MATLAB中停止JTAG连接。松开JTAG线缆:

fpga在环-关闭Simulink金宝app^®模型，或调用释放系统对象™的方法。
FPGA数据捕获-关闭FPGA数据捕获应用程序，释放System对象，或关闭Simulink模型。金宝app
MATLAB的AXI master -调用释放对象的方法。

对于Xilinx单板，JTAG时钟频率为33或66 MHz。JTAG频率取决于电缆类型和FPGA板支持的最大时钟频率。金宝app

所需的硬件	所需的软件
Digilent^®下载电缆。如果您的板上有Digilent USB- jtag模块，请使用USB线。如果您的板有一个标准的Xilinx 14引脚JTAG连接器，您可以从Digilent获得HS2或HS3电缆。	对于Windows^®操作系统:Xilinx Vivado可执行目录必须在系统路径上。 Linux^®操作系统:Digilent Adept2
FTDI USB-JTAG电缆金宝app支持板载FT4232H, FT232H，或FT2232H设备实现USB-to JTAG	金宝app支持Windows操作系统。请注意 FTDI USB JTAG支金宝app持仅适用于MATLAB作为AXI Master和FPGA数据捕获。

请注意

当使用Simulink或MATLAB通过Digilent JTAG电缆模拟FPGA设计时，您不能使用任何需要访问JTAG的调试软件;金宝app例如，Vivado逻辑分析仪。

以太网连接

您可以在以太网连接上运行fpga在环。

所需的硬件	金宝app支持的接口	所需的软件
千兆以太网卡交叉以太网电缆 FPGA板带支持以太网连接金宝app	千兆以太网- GMII 千兆以太网 - RGMII 千兆以太网- SGMII 以太网,信息产业部以太网- RMII 请注意 RMII支持于2金宝app019年龄较大的Vivado版本。	对以太网连接没有软件要求，但要确保主机上的防火墙不阻止UDP通信。请注意低于2013.4的Vivado版本不支持到Virtex-7 VC707的以太网连接。金宝app

串行总线

PCI Express上的fpga在环^®仅支持64位Windows操金宝app作系统。

董事会	所需的软件
Kintex^®-7 KC705评估套件 Virtex -7 VC707评估试剂盒 Xilinx Virtex-7 VC709评估板 Virtex UltraScale+™FPGA VCU118评估试剂盒	Vivado 2017.4或更新。

Xilinx FPGA板文金宝app档的HDL验证器支持包

金宝app

尝试MATLAB, Si金宝appmulink和其他产品下载188bet金宝搏

得到审判现在