主要内容

使用Xilinx RFSoC设备发送和接收音调-第2部分部署

这个例子展示了如何使用SoC Blockset®在Xilinx®RFSoC设备上实现和验证设计。您将在Xilinx RFSoC评估套件上部署一个系统,该系统从FPGA生成正弦音调,通过多个射频通道传输它,并将它接收回设备,以完成环回。有关系统的建模和仿真,请参阅使用Xilinx RFSoC器件发送和接收音调-第1部分系统设计的例子。

金宝app支持硬件平台:

  • Xilinx®Zynq UltraScale®+ ZCU111评估试剂盒+ XM500 Balun卡

  • Xilinx®Zynq UltraScale®+ ZCU216评估试剂盒+ XM650巴伦卡

硬件实现和运行

硬件设置的ZCU111工具包

根据下表提供的连接方式,连接XM500 Balun卡上的SMA连接器,以完成dac和adc之间的环回。使用直流块差分通道环回。

为了实现模型soc_rfsoc_datacapture在支持的S金宝appoC板上,使用SoC建设者工具。确保硬件板选项设置为Xilinx®Zynq UltraScale+(R) ZCU111检测试剂盒系统芯片选项卡的Simulin金宝appk工具条。

打开SoC建设者,单击配置、构建和部署按钮。打开SoC Builder工具后,遵循以下步骤:

  1. 在“设置”屏幕上选择“构建模型”。单击“Next”。

  2. 单击“Review Task Map”屏幕上的“Next”。

  3. 点击“查看/编辑内存地图”,在“查看内存地图”界面查看内存地图。单击“Next”。

  4. 在“选择项目文件夹”屏幕上指定项目文件夹。单击“Next”。

  5. 在“选择构建动作”屏幕上选择“构建外部模式”。单击“Next”。

  6. 单击“验证”,在“验证模型”屏幕上检查要实施的模型是否兼容。单击“Next”。

  7. 点击“构建”,在“构建模型”屏幕上开始构建模型。当FPGA合成开始时,一个外部外壳打开。单击“Next”。

  8. 单击“连接硬件”屏幕上的“测试连接”,测试主机与SoC板的连接。单击“Next”进入“Run Application”界面。

FPGA综合可能需要30分钟以上的时间。为了节省时间,您可以按照以下步骤使用预先生成的位流。

  1. 关闭外壳以终止合成。

  2. 在MATLAB命令提示符下输入此命令,将预生成的位流复制到您的项目文件夹中。

  3. 点击“加载和运行”按钮加载预生成的比特流并在SoC板上运行模型。

拷贝文件(fullfile (matlabshared.sup金宝appportpkg.getSupportPackageRoot,“工具箱”“soc”“金宝appsupportpackages”“xilinxsoc”“xilinxsocexamples”“比特流”“soc_rfsoc_datacapture-XilinxZynqUltraScale_RFSoCZCU111EvaluationKit.bit”),”。/ soc_prj ');

加载位文件后,打开生成的软件模型,从顶部模型复制频谱分析仪和范围,并连接到如图所示的速率过渡块,运行模型。您可以在频谱分析仪中观察ADC通道1的默认音调频率。

在外部模式下运行模型,并在Spectrum Analyzer上验证接收的音调为0.5 MHz。默认情况下,将ADC通道1配置为可视化。要选择不同的ADC通道,请修改adcChannelSelect参数。通过各种DAC通道传输的音调信号是不同比例的。这被看作是在频谱范围内接收的音调的峰值的差值。例如,使用adcChannelSelect参数值为5(对应通道5)时,频谱分析仪上的峰值较通道1低。

请注意在XM500巴伦卡上,您将看不到通道3和通道4中的任何输出。这些通道支持1至4 GHz的范金宝app围,这高于0.5 MHz的传输音调。

在ZCU216硬件上实现并运行

硬件设置:连接XM650 Balun卡,完成dac和adc之间的环回。

为了实现模型soc_rfsoc_IQ_datacapture_top在支持的S金宝appoC板上,使用SoC Builder工具。确保硬件板选项设置为Xilinx®Zynq UltraScale+(R) ZCU216检测试剂盒系统芯片选项卡的Simulin金宝appk工具条。并遵循上面章节中定义的相同的socBuilder步骤,但要加载预生成的比特流,请使用下面的ZCU216评估工具包命令。

拷贝文件(fullfile (matlabshared.sup金宝appportpkg.getSupportPackageRoot,“工具箱”“soc”“金宝appsupportpackages”“xilinxsoc”“xilinxsocexamples”“比特流”“soc_rfsoc_IQ_datacapture_top-XilinxZynqUltraScale_RFSoCZCU216EvaluationKit.bit”),”。/ soc_prj ');

在外部模式下运行软件模型,在Spectrum Analyzer上验证接收到的音调为0.5 MHz。

分析结果

您可以使用SoC Blockset的设备上分析特性来分析处理器任务持续时间的执行。此工具用于调试和验证任务是否及时地使用从FPGA异步接收的数据完成。

要启用处理器任务分析,请在生成的软件模型中打开配置参数对话框并选择硬件实现>硬件板设置>处理器上的任务分析.选择节目SDI然后选择保存到文件

仪表代码。设置仿真停止时间为10秒,在外部模式下运行模型。仿真完成后,打开仿真数据检查器(SDI),导航到最近的运行,并添加一个信号DataReadTask的阴谋。从图中你可以观察到帧速率为2毫秒。

总结

这个例子演示了如何通过在Xilinx RFSoC设备上包含射频数据转换器来实现无线设计。使用SoC Builder,您实现了一个从FPGA生成音调的系统,并通过RF数据转换器块执行环回。您验证了系统在硬件上按预期工作。