主要内容

使用FPGA数据捕获调试SDR设计

这个例子使用了:

开放的例子

这个例子展示了如何调试在Xilinx®Zynq®基于无线电的通信工具箱™支持包中生成的SDR设计的HDL IP核金宝appFPGA数据捕获(Xilinx FPGA板H金宝appDL验证器支持包)应用来自Xilinx FPGA板的HDL验证器™支持包金宝app。

所需的产品下载188bet金宝搏

  • 金宝app

  • 通信工具箱

  • 高密度脂蛋白编码器

  • Xilinx Zyn金宝appq平台的HDL编码器支持包

  • 嵌入式编码器

  • 金宝app仿真软件编码器

  • Xilinx Zynq平台的嵌金宝app入式编码器支持包

  • Xilinx Zynq-Based Radio金宝app通信工具箱支持包(此包)

  • 高密度脂蛋白验证器

  • Xilinx FPGA板的金宝appHDL验证器支持包

  • (可选)“DSP系统工具箱”

简介

当IP核在真实硬件上运行时，您可以通过监视IP核内部信号来调试为SDR设计生成的HDL IP核。本例展示了如何使用FPGA Data Capture app将这些信号捕获到MATLAB中进行调试分析。示例通过使用基于AD9361/AD9364模拟器件的ADS-B接收机软硬件协同设计实现作为参考设计。

设置

如果您还没有这样做，请完成安装硬件-软件协同设计．此外，还需要用JTAG线缆连接上位机和开发板。

硬件生成模型

ADS-B模型从FPGA捕获数据，并从空中或从先前记录的使用嵌入式发射波形在本地传输的Mode-S信号接收ADS-B传输。

1.打开ADSB-Model．

2.将需要通过数据捕获分析的信号标记为测试点。要将一个信号标记为测试点，右键单击该信号并转到属性。在“信号属性”块掩码上，在日志记录和可访问性选项卡，选择测试点复选框。

3.在HDL_ADSB子系统中，打开HDLRxIpCore子系统。在计算CRC和帧验证块中，将输出信号Rxvalid_out和RxData_out标记为测试点。当这些信号被标记为测试点时，它们用指示器表示。这些指示符在屏幕顶部用蓝色圆圈突出显示。

4.为您感兴趣的信号添加测试点。在这个例子中，RxData_out和Rxvalid_out被标记为测试点。

生成HDL IP核与数据捕获

启动HDL工作流Advisor和目标工作流的过程类似于在HW/SW联合设计工作流中使用的过程。有关更多详细信息，请参见基于AD9361/AD9364模拟器件的ADS-B接收机软硬件协同设计实现的例子。

1.启动Workflow Advisor。

2.的IP核生成工作流的步骤1.1至1.2基于AD9361/AD9364模拟器件的ADS-B接收机软硬件协同设计实现．

3.在Workflow Advisor步骤1.3中，选择为测试点启用HDL DUT端口生成，这支持在目标平台接口表中显示测试点。选择FPGA数据捕获- JTAG作为目标平台接口。

4.在Workflow Advisor步骤3.2中，选择1024作为FPGA数据捕获缓冲区大小在下拉列表中。

5.按照步骤1.4从IP核生成工作流到步骤4.4比特流的生成和加载基于AD9361/AD9364模拟器件的ADS-B接收机软硬件协同设计实现的例子。

从IP核捕获和显示数据

1.为了从Zynq板中获取数据，你必须运行软件接口模型。按照在Zynq板上运行软件和硬件的说明基于AD9361/AD9364模拟器件的ADS-B接收机软硬件协同设计实现运行软件接口模型的示例。

2.使用以下命令打开FPGA Data Capture app:

> >运行(fullfile(‘hdl_prj’,‘hdlsrc’,‘zynqRadioHWSWADSBAD9361AD9364SL’,‘fpga_data_capture’,' launchDataCaptureApp.m '));

3.在FPGA Data Capture UI中，在Trigger选项卡上，添加tp_Rxvalid_out作为一个值为Rising edge的信号。将触发器从立即更改为On触发器。将捕获窗口的数量设置为8个。单击“捕获数据”。

4.一旦触发器得到满足，该工具就会捕获数据，并使其在MATLAB工作区中可用。

5.如果安装了DSP系统工具箱，可以使用逻辑分析仪将捕获的数据显示为信号波形。

总结

这个例子展示了如何在SDR设计中将信号标记为测试点，以及如何生成相应的HDL IP核以用于调试目的。该示例使用FPGA Data Capture应用程序从指定的测试点捕获数据。