主要内容

FIL帧到样本

转换基于帧的数据到fpga在环的采样流

  • 库:
  • 无线HDL工具箱/ I/O接口

  • 帧到样本块

描述

FIL帧到样本块执行相同的帧到样本转换帧样本块。它将输出数据作为整个样本框架的向量返回。块返回与样本数据宽度相同的控制信号向量。这种优化可以更有效地利用FPGA板和Simulink之间的通信链路金宝app®使用fpga -in- loop (FIL)进行仿真。要在循环中运行fpga,您必须拥有HDL验证器™许可证。

当您在Simulink中为FIL目标生成编程文件时,该工具将创建一个模型来将FIL模拟与您的Simulink设计进金宝app行比较。对于无线HDL工具箱™设计,模型中的FIL块复制采样流接口,每次向FPGA发送一个样本。您可以修改自动生成的模型来使用FIL帧到样本到帧的FIL样本块,以提高通信带宽与FPGA板通过发送一个帧一次。有关如何修改自动生成的模型,请参见FPGA-in-the-Loop

港口

输入

全部展开

输入样本的框架,指定为列向量。向量中的所有样本都被认为是有效的。每个帧必须是相同的尺寸。

数据类型:||int8|int16|int32|uint8|uint16|uint32|布尔|不动点

输出

全部展开

样本流,作为表示整个帧的向量返回。输出流包括在块参数中指定的采样之间和帧之间的空闲周期。

如果你设置输出的大小大于1时,该块为每个输出值显示一个端口。在这种情况下,单个样本由N个值表示,例如涡轮编码样本由一个系统值和两个奇偶校验值表示。输出数据是每个端口的一个向量。

数据类型:||int8|int16|int32|uint8|uint16|uint32|布尔|不动点

帧的开始,返回为布尔为帧中的每个样本包含一个值的向量。该信号为1(真)对应于帧的第一个有效样本的一个时间步长。

数据类型:布尔

帧的结束,返回为布尔为帧中的每个样本包含一个值的向量。该信号为1(真),对应于帧的最后一个有效样本的一个时间步长。

数据类型:布尔

样品的有效性,作为一个布尔为帧中的每个样本包含一个值的向量。这个信号在对应有效样本的时间步长上为1(真)。

数据类型:布尔

参数

全部展开

在每个样本之后插入的空闲周期数,指定为标量整数。该块将在每个对象上返回一个零sampleN端口,并将所有控制信号设为0 ().

在每个帧的末尾插入的空闲周期数,指定为标量整数。该块将在每个对象上返回一个零sampleN端口,并将所有控制信号设为0 ().

表示每个样本的值的数目,指定为正整数标量。块有输出的大小输出样本港口。控制信号适用于所有人sampleN港口。

例如,可以使用该参数序列化涡轮编码的示例。在LTE标准中,turbo码率为1/3,因此每个样本由一个系统值和两个奇偶值表示:S_nP1_n,P2_n.在本例中,set输出的大小3.

当多个值代表每个样本时,输出样本相对于输入样本的顺序。

例如,对于1/3涡轮编码的样本,输入框可以订购[s_1 p1_1 p2_1 s_2 p1_2 p2_2][s_1 s_2 p1_1 p1_2 p2_1 p2_2].在第一种情况下,输出是两个向量,(S_1 P1_1 P2_1](S_2 P1_2 P2_2].要在第二种情况中实现相同的输出,请选择由交错输入样本组成输出

依赖关系

该参数适用于以下情况输出的大小大于1。

扩展功能

介绍了R2017b