Orolia在模块硬件上使用基于模型的设计和模拟设备系统构建紧急定位信标SDR接收机

SGB信号使用比第一代信标更复杂的扩频调制方案。Orolia团队意识到他们的传统模拟工具不足以测试SGB信号传输。此外，Orolia公司的工程师主要从事模拟发射机的设计，在设计和实现数字接收机方面几乎没有经验。

为了达到生产目标，公司设定了一个大胆的项目期限:团队要在一年内交付功能原型。团队希望将接收器实现为SDR，可以对其进行调整或修改以满足客户的要求。由于缺乏具有FPGA集成经验的工程师，团队需要一种在目标SoM上实现SDR设计的方法。

Orolia公司使用MATLAB和Simulink的基于模型的设计加速了用于第二代紧急定位信标金宝app的SDR接收机的开发。

在MATLAB中，团队分析并可视化了通过泰克获得的SGB信号的同相积分(IQ)数据^®频谱分析仪与仪器控制工具箱™。他们利用分析结果来表征芯片速率和其他信号参数，并指导接收机的设计。

该团队在Simulin金宝appk中使用Communications Toolbox™对接收链进行了建模，包括用于Bose-Chaudhuri-Hocquenghem (BCH)解码、解调、频偏估计、解扩和同步的模块。他们进行了模拟，以测试每个单独的模块和完整的链条。使用Xilinx的通信工具箱支持包金宝app^®Zynq^®随后，该团队通过Zynq SoC捕获的真实射频信号验证了接收机设计。

Orolia团队与MathWorks工程师合作，在Analog Devices SDR SoM目标上实现了设计。这两个团队使用定点设计器(fixed -point Designer™)将初始的浮点模型转换为定点。他们使用HDL Coder™为SoC可编程逻辑生成了可合成的HDL。他们使用嵌入式编码器^®为BCH解码器和其他设计元素生成C代码，这些代码更适合在SoC的ARM处理器上实现。

该小组使用HDL验证器™验证了同步和设计的其他方面，并进行了缩小范围的室内测试和现场测试，以演示SDR处理紧急定位信标发射机发出的SGB信号的能力。

• 分析和测试时间缩短了8个月。“从零开始，我们能够在大约四个月的时间内分析和测试复杂的SGB信号，”Van Amerongen说。“如果没有MATLAB，我们要花三倍的时间。这个周转时间非常关键，因为它使我们能够启动接收器链的开发。”
• FPGA实现时间减少至少50%。“如果我们自己编写HDL代码，我们在FPGA上实现设计所需的时间将增加一倍，甚至三倍，”Van Amerongen指出。“使用HDL Coder从我们的Simulink模型生成H金宝appDL不仅更快，还使我们能够在不涉及FPGA专家的情况下完成项目——这是我们当时没有的资源。”
• 采用基于模型的设计开始了。“我们从M金宝appathWorks得到的支持非常出色，”Van Amerongen说。“基于模型的设计对我们来说是全新的，SDR和接收机设计也是如此。MathWorks支持的可用性和响应性使我们能够从一开始就快速前进。”金宝app