埃萨-马蒂·图尔蒂宁(Esa-Matti Turtinen), Joonas Järviluoma,诺基亚
本演示介绍了用于诺基亚无线通信SoC知识产权(IP)快速原型的高级合成(HLS)工作流。介绍了asic的设计和FPGA原型工作流,并介绍了针对HLS的良好设计实践。演示还研究了使用HDL Coder™的HDL代码生成,工作流中可能出现的问题,以及克服这些问题的解决方案。金宝搏官方网站HLS工作流是通过一个示例设计来检验的,该示例设计可以衡量和限制iq数据的能力。本演示演示了在FPGA环境中对设计的验证。它集中评估用于快速原型soc的HDL Coder HLS工作流的使用和好处。
录音时间:2016年4月21日
你也可以从以下列表中选择一个网站:
选择中国网站(中文或英文)以获得最佳网站性能。其他MathWorks国家站点没有针对您所在位置的访问进行优化。