Progettazione e co-progettazione FPGA - Xilinx系统发电机e HDL编码MATLAB仿真软件金宝app

FPGA Xilinx e SoC Zynq

苏Modella verifica e programma我时至algoritmi dispositivi Xilinx

Gli esperti del settore e Gli ingegneri硬件usano MATLAB^®电子金宝app仿真软件^®苏每sviluppare prototipi e di applicazioni produzione da distribuire dispositivi FPGA Xilinx^®e SoC Zynq^®。

反对MATLAB仿真软件,金宝appe的可行性:

livello di sistema Modellare l 'architettura硬件
Programmare FPGA o SoC无scrivere自由配置
Simulare ed eseguire il调试di FPGA o SoC反对我装饰MATLAB仿真软件金宝app
Generare配置HDL C e di produzione / l 'integrazione di FPGA o SoC

“Abbiamo grande esperienza nel我方settore马poca界标di integrazione FPGA。谢谢模型e HDL金宝app编码器ci我们是potuti concentrare苏拉progettazione di algoritmi intelligenti / il我方产品piuttosto苏切来eseguire斜面algoritmi苏联合国dispositivo FPGA specifico”。
鲍里斯•范Amerongen Orolia

MATLAB con FPGA Xilinx e SoC Zynq Utilizzo di

Controllo稍快车e di accurato motori elettrici一riluttanza commutata SoC Zynq监狱

苏Progettazione e di implementazione联合国sistema的无线una piattaforma Zynq特别提款权utilizzando MATLAB仿真软件金宝app

Distribuzione无线电苏piattaforme SoC

Modellazione e simulazione

金宝app基于模型仿真软件/ la progettazione consente di ridurre我拍子di sviluppo每applicazioni FPGA Xilinx e SoC Zynq modellando l 'implementazione硬件广告alto livello e simulando il contesto del sistema。Inoltre e相信quantizzarevirgola fissa阿,,每联合国utilizzo稍efficiente delle risorse generare配置HDL sintetizzabilevirgola移动nativa每programmareapplicazioni FPGA稍facilmente。

高密度脂蛋白编码器™属自由配置硬件描述语言(VHDL)^®o Verilog^®e sintetizzabile direttamente戴blocchi di funzione仿真软金宝app件MATLAB compatibili con高密度脂蛋白/ applicazioni l的elaborazione di segnali,勒comunicazioni无线,il controllo di motori能源e l 'elaborazione di immagini /视频。

Xilinx系统发电机/ DSPeXilinx模型作曲家每Xilinx aggiungono blocchi specifici每la si金宝appmulazione e la distribuzione硬件仿真软件livello di sistema。E相信integrare blocchi di系统发电机con blocchi仿真软件nativi / la generaz金宝appione di自由配置高密度脂蛋白。

SoC Blockset™consente di analizzare le prestazioni di interazioni硬件软件/dispositivi MPSoC e RFSoC Zynq UltraScale +崔交易l 'uso degli effetti di pianificazione / e德拉记忆。

Operazioni街角一virgola fissa e移动nello stesso progetto。,operazione trigonometrica viene implementata virgola移动utilizzando FPGA Xilinx risorse标准。

每saperne di稍

Scopri我nostri装饰

Prototipo di联合国'applicazione无线eseguita苏una piattaforma无线电definita dal软件SoC Xilinx Zynq con analisi节奏reale苏MATLAB仿真软件。金宝app

苏苏Creazione di prototipi piattaforme basate FPGA e SoC Zynq

我每iniziare creare我prototipi, scaricapacchetti di 金宝appsupporto苏每piattaforme di valutazione preconfigurate basate FPGA Xilinx e SoC Zynq /软件无线电definita木豆在节奏reale,controllo di motori刷,elaborazione di immagini e视频反对达缇女士di videocamere节奏reale o / l 'elaborazione di inferenza苏深度学习。高密度脂蛋白编码器ti guidera篇杜兰特la procedura di programmazione德拉piattaforma FPGA o SoC direttamente da模型无scrivere配置高密度脂蛋白金宝app。

Puoi scegliere交易佑天兰tecniche / il调试del prototipo FPGA direttamente e da MATLAB仿真软件。金宝appPuoi inserire l 'IP /:leggere o scrivere registri阿喜e trasferire大人物文件di segnali o immagini交易MATLAB e di posizioni记忆苏拉scheda;acquisire达缇女士da segnali interni al dispositivo FPGA在MATLAB / l 'analisi;苏convalidare l 'algoritmo di valutazione切esegue联合国工具包FPGA-in-the-Loop反对il试验台MATLAB仿真软件。金宝app

每saperne di稍

Scopri我nostri装饰

Generazione di基本高密度脂蛋白e IP / l 'integrazione produzione

La maggior杰克逊一些blocchi格瓦拉supporta金宝appno La generazione di配置HDL包括proprieta di blocco高密度脂蛋白格瓦拉permettono di specificare opzioni di implementazione硬件personalizzate l 'inserimento di una管道,la condivisione delle risorse e la mappatura德拉RAM。勒impostazioni di generazione di配置高密度脂蛋白permettono di personalizzare le ottimizzazioni livello这个整体,reimpostare gli stili, abilitare il时钟,la nomenclatura e非独奏。Insieme真主安拉capacita di progettare architetture di implementazione仿真软金宝app件,如果ottiene controllo completo黄化'ottimizzazione德拉velocita e戴尔'area每我dispositivi FPGA Xilinx e SoC Zynq。

每l E相信generare RTL leggibile E sintetizzabile 'integrazione con il contenuto非algoritmico Vivado^®。Se installi il每Zynq pacchet金宝appto di supporto HDL编码器,puoi generare联合国核心包装器IP格瓦拉utilizza变化protocolli AXI / la comunicazione con il processore手臂^®e altri IP del dispositivo。E相信utilizzare il pacchetto di supporto金宝app嵌入式编码器^®每Zynq软件驱动e applicativo e e generare programmare il processore手臂。

报告creati da配置高密度脂蛋白e IP核心与否。Il报告di generazione di基地IP mostra la mappatura degli输入e输出di progettazione苏protocolli e registri阿喜。

每saperne di稍

Scopri我nostri装饰

Definisci联合国progetto di riferimento personalizzato反对联合国segnaposto con mappature崔generare HDL的I / O。

Estensione del 金宝appsupporto / la piattaforma di destinazione

苏苏Se occorre distribuire una piattaforma basata FPGA o SoC非联合国pacchetto inclusa di supporto fo金宝apprnito da MathWorks, e相信creare o scaricare联合国progetto di riferimento e collegarlo HDL编码器。Puoi sviluppare il progetto di riferimento usando SoC Blockset o Vivado。我progetti di riferimento di terze理想配偶/ piattaforme basate苏SoC o FPGA Xilinx园子disponibili苏文件交换da fornitori合格模拟设备^®,Avnet^®,SpeedgoateTrenz电子。