PLLとは，阶段锁定环を略した表现です。日本语では相同です相同と表记されているもありますがままことありますがままpllまたはpll回路と呼ばてい.pllは，フィードバックを含んだだ数制御（位相同期回路）です。
PLLの基本构成
PLLは，下载にに様相位检测器（位位比较器），环路滤波器（ループフィルタ），VCO（电阻仪器），分配器（分别送器）でで成されいます。なります。
- 相位探测器（位位比较器）：入力される2信号の相差を求め求め求め求めます最近，电影流型の·ポンプ回路が使われチャージチャージ·
- 循环过滤器（ループフィルタ）：基本ははローパスフィルタフィルタになりなりのの定定ををための役割を担い担いをの役割を担いリップルを取り除き取り除き取り除き取り除き取り除き取り除き取り除き取り除き取り除き取り除き取り除き取り除き取り除き少ない少ない少ない少ない取り除き取り除き取り除き取り除き取り除き取り除き取り除き取り除き取り除き取り除き取り除き取り除き少ない少ない
- VCO（电气圧制御信用具）：入力电气圧によってによってする数を制御します。
- 分频器（分别仪器）：入力され信号ののを数分の1に落とします。
PLLの基本构成
PLL回路回路基本动作はののです，入力の基础信号とされたvcoのの力信号の相差相差位相比较比较検出しし，ループフィルタを通讯て得dc电脑圧调整てて得のを调整てvcoのの出てををします.vco出ー信号をにてて，位相比较て，基于相比较し，基于ループ比较器にます。高位信号生成や高。高位信号生成や高。所以信号生成等高度信号生成等，高精神な信号作物成作作作作任
PLLの主な用作
- 无线分类等ででののシンセサイザシンセサイザ路路
- デジタル回路用のクロック分享，逓逓回路
- クロック·データ·リカバリ（CDR）回路
これまでは，アナログ回路で构成するアナログpllや一部デジタルさたpllが主流でした，长年では，すべてすべてででするadpll（所有数字锁循环）も开启が进んできています。
PLL设计设计でのMATLA金宝appB / SIMULINKの活用
matlab 金宝app/ simulinkはははデジタルデジタルデジタル处実绩もつツールですですですツールツールですは，アナログ·デジタルが现处于するするのの适适适がおりおりおり，システム设计おりおり认知认知定着してきていますます。安定で高精度なpll回路回路実现するは，制御设计のノウハウ必要必要.Control系统工具箱は，帰还ループの安静化妆および设计に使われおり，pll设计の重要な，混合信号库は，pllはもちろん，广告コンバータ，dc-dcコンバータ等の参照例题を提供します参照できる例题ししててしシミュレーションシミュレーション使シミュレーションいただくいただくいただくいただくに事にししし
