Xilinx的HDL Ver金宝appifier™支持包^®FPGA董事会包含使用HDL验证者和支持的Xilinx FPGA和ZYNQ的FPGA-IN-IN-THE-IN-THE-IN-THE-IN-THE-IN-THE-IN-THE-IN-THE-IN-THE-I金宝appN-THECE文件的定义文件^®SOC董事会。使用FIL模拟，使用MATLAB^®或模拟金宝app^®在实际硬件中测试任何现有HDL代码的设计。FPGA数据捕获支持使您可以在Xil金宝appinx FPGA或Zynq SoC上运行时观察到MATLAB或SIMULINK的设计信号。金宝app使用AXI Manager，您可以使用MATLAB或SIMULINK从或写入板上存储位置。金宝app