主要内容
Xilinx FPG金宝appA板的HDL编码器支持包
生成HDL代码xilinx发展委员会
Xilinx的HDL 金宝appCoder™支持包®FPGA董事会启用IP核心生成和FPGA交钥匙工作流程，以编程支持的Xilinx FPGA。金宝appIP核心生成和FPGA交钥匙工作流程可帮助您将算法I/O映射到板接口，生成HDL代码并合成生成的代码。HDL编码器还提供与Xilinx Vivado的集成®或xilinx ise将生成的代码合成到botstream中，您可以直接下载到Xilinx FPGA开发板上。
设置和配置
设置并安装支持软件包，以与受支持的第三方工具金宝app和硬件一起使用
硬件软件共同设计的基础知识
了解硬件软件共同设计工作流以及如何使用工作流顾问在FPGA板上运行算法
自定义IP核心生成
从您的部署到默认系统参考设计或在董事会注册的自定义参考设计中生成HDL IP核心
定制板和参考设计
定义和注册自定义参考设计或Xilinx FPGA的自定义板
部署
创建包含用户编程的Bitstream并将其下载到FPGA硬件
