自定义IP核生成
从DUT生成HDL IP核，用于部署到默认的系统参考设计或在电路板上注册的自定义参考设计
HDL Coder™可以生成自定义HDL IP核，您可以将其部署到设备上。您可以将生成的IP核集成到默认的系统参考设计中，或者集成到您为电路板注册的自定义参考设计中。
主题
为Zynq制作IP核®Simulink平台金宝app®．
基于MATLAB的Zynq平台IP核生成®．
使用HDL Workflow Advisor，您可以从模型或算法生成一个自定义IP核。
在生成自定义IP核时，默认情况下会生成HTML自定义IP核报告。
使用IP缓存通过使用脱离上下文的工作流来加快参考设计综合时间。
特色的例子
您也可以从以下列表中选择一个网站:
