文档帮助中心文档
要对FPGA编程并在硬件上运行算法,HDL Coder™可以生成一个IP核,并将其部署到Intel®FPGA板。还可以使用FPGA Turnkey工作流对FPGA板进行编程,该工作流为算法和FPGA顶级包装器生成HDL代码,然后将设计部署到板上。
Intel FPGA板的IP核生成工作流
学习如何使用独立的FPGA设备的IP核生成工作流,并将IP核嵌入到参考设计中。
默认系统参考设计
了解默认系统参考设计和使用参考设计。
程序独立Altera FPGA开发板从MATLAB
FPGA Turnkey工作流部署到独立的FPGA硬件。
程序独立的Altera FPGA开发板从Simulink金宝app
这个例子展示了如何定位Altera®FPGA开发板采用FPGA Turnkey工作流程进行综合。
使用HDL Coder™IP Core Generation Workflow为Intel®部件开发参考设计,不使用嵌入式ARM®处理器,但仍然使用HDL Coder™生成的AXI接口来控制DUT。这个例子使用MATLAB作为来自HDL验证器™的AXI主IP,通过启用参考设计参数选项来访问HDL编码器™生成的DUT寄存器插入JTAG MATLAB作为AXI Master.然后可以直接从MATLAB访问DUT寄存器。或者,您可以使用Intel Qsys (TM) JTAG到Avalon Master Bridge IP,在Qsys System Console中使用Tcl命令访问FPGA寄存器。对于Intel JTAG AXI Master,您需要创建一个自定义参考设计。FPGA设计是在Arrow DECA MAX 10 FPGA评估套件上实现的。
说明如何使用使用statflow™块建模的I2C主控制器建模I2C控制器,以配置音频编解码器芯片。
次のMATLABコマンドに対応するリンクがクリックされました。
コマンドをMATLABコマンドウィンドウに入力して実行してください。WebブラウザーはMATLABコマンドをサポートしていません。
选择一个网站,在那里获得翻译的内容,并看到当地的活动和优惠。根据您的位置,我们建议您选择:.
你也可以从以下列表中选择一个网站:
选择中国网站(中文或英文)以获得最佳网站性能。其他MathWorks国家站点没有针对您所在位置的访问进行优化。
与当地办事处联系