杰克·埃里克森,Mathworks
了解ISO 26262和IEC 61508的IEC认证套件中HDL代码生成和验证支持的概述。金宝app
针对ISO 26262和IEC 61508的IEC认证套件增加了工作流程和工件文档,用于将基于模型的功能安全设计连接到ASIC和FPGA实现。这包括TÜV SÜD的证书,该证书表明HDL编码器根据ISO 26262对任何ASIL都是合格的,并且已经根据IEC 61508、IEC 62304、EN 50128和ISO 25119进行了适用性测试。
此工作流包括:
该工具包还提供了用于管理和记录工作流步骤和工件的模板。如果您在部署此过程中需要更广泛的支持,MathWorks会提供金宝appISO 26262过程部署咨询服务.
要了解有关MathWorks ISO 26262工作流的更多信息,请访问MATLAB和Sim金宝appulink中的ISO 26262支持金宝app.
从2020a版开始,HDL编码器已通过ISO 26262认证,包括ASIL D。MathWorks针对ISO 26262和IEC 61508的IEC认证套件已更新,具有将基于模型的设计连接到FPGA和ASIC实现的完整工作流程。
该工具包提供工作流程和工件,以帮助您遵守-并证明您遵守-这些功能安全标准。在HDL部分,有一个来自TÜV SÜD的HDL编码器证书,以及他们的报告,解释了用于认证它的过程。
这不仅仅是HDL编码器。工具包中的工作流文档涵盖了从需求编写到架构建模,再到实现建模,再到HDL代码生成的过程,每个步骤都有验证和确认。
如您所见,此工作流的很大一部分是首先验证模型是否根据需求运行,包括将需求链接到模型和测试,并确保测试中完全涵盖这些需求。然后,当您进入实现阶段时,验证每个实现阶段是否生成功能与前一阶段匹配的设计。
该工作流程还提供了通过下游FPGA或ASIC实现帮助确保完整性的技术。在生成HDL代码之前,请使用Model Advisor运行特定于任务的检查。在这里,我将对我们的HDL教程设计运行ISO检查,这是一个信号处理设计,并没有考虑到认证,所以它应该确定很多问题。
没有错误,这很好,而且警告可以让您了解在这个级别防止假设导致后续问题的良好实践。其中一些问题应该在设计中解决,而一些涉及工具设置,如增加溢出等问题的检查严重性。
在验证下游实现方面,HDL验证器提供了许多方法来重用基于模型的设计工作。此流程图显示的是在FPGA上使用Simulink测试在循环中运行设计,并根据模型背靠背地检查结果。金宝app您还可以使用HDL Verifier为下游仿真生成SystemVerilog验证组件,包括UVM。请参阅HDL验证器产品页面了解更多信息。
这个工具包还展示了如何将手写代码集成到流程中,以及如何使用HDL验证器与您的模型一起验证它。
最后,该工具包提供了一个模板,您可以在项目中使用该模板来演示一致性。它列出了使用的标准,并提示您输入流程中使用的相关信息。
MathWorks提供帮助和咨询,帮助您提高组织对这些功能安全工作流的熟练程度。工具包本身提供了一些很好的资源来帮助您开始。
你也可以从以下列表中选择一个网站:
选择中国站点(中文或英文)以获得最佳站点性能。其他MathWorks国家/地区网站未针对您所在地的访问进行优化。