HDL代码生成
要在FPGA或ASICS上实现DSP设计,您可以使用HDL Coder™或过滤器设计HDL Coder™。两种产品都下载188bet金宝搏会生成可合成和便携式VHDL®和Verilog®代码,还生成VHDL和Verilog测试台,以快速模拟,测试和验证生成的代码。
HDL编码器- 从Simulink或MATLAB设计生金宝app成代码。金宝appDSP System Toolbox™和DSP HDL工具箱包括过滤器,数学和信号操作以及针对资源使用和性能优化的其他算法,例如FFT(DSP HDL工具箱),,,,离散的FIR过滤器(DSP HDL工具箱), 和NCO(DSP HDL工具箱)块。有关如何使用HDL编码器生成HDL代码的基本示例,请参见FPGA的可编程FIR过滤器。有关DSP HDL Toolbox™的介绍,请参阅实施FPGA的FFT算法(DSP HDL工具箱)。
滤清器设计HDL编码器- 从MATLAB过滤器设计中生成代码。您可以使用生成HDL用户界面或使用命令行选项访问代码和测试基准生成功能。这些功能还与Filter Designer应用程序集成在一起。有关如何使用过滤器设计HDL编码器生成HDL代码的示例,请参见HDL Butterworth过滤器(过滤器设计HDL编码器)。
要在Simulink或Matlab中调试您的设计,金宝app请使用逻辑分析仪波形查看器。
金宝app模拟可视化工具
逻辑分析仪 | 随着时间的流逝,可视化,测量和分析过渡和状态 |
话题
- 查找支持HDL代码生成的块金宝app
滤波器的过滤器,该块支持Simulink库浏览金宝app器和文档中的HDL代码生成。金宝app
- 高通量HDL算法(DSP HDL工具箱)
选择一个支持HDL代码生成基于帧的处理的金宝app块。
- HDL过滤器体系结构
选择HDL代码生成参数以控制速度与滤波器架构中的区域权衡。
- 过滤器的子系统优化
选择资源共享和管道优化选项。
- 使用逻辑分析仪可视化多个信号
使用逻辑分析仪可视化可编程FIR滤波器的多个信号。
- 生成过滤系统对象的HDL代码(过滤器设计HDL编码器)
从过滤系统对象了解HDL代码生成的细节。