数据捕获工作流程
使用FPGA数据捕获在FPGA上运行设计时从您的设计中观察来自设计的信号。此功能捕获来自FPGA的信号数据窗口，并将数据返回到MATLAB®或者模金宝app拟®。
有两种工作流程将数据从FPGA板捕获到MATLAB或SIMULINK：金宝app
第一个工作流—当您使用HDL Coder™生成HDL IP时，使用高密度脂蛋白工作流顾问工具生成数据捕获IP并将其集成在设计中。
第二个工作流-如果您有一个现有的HDL设计，HDL验证器™提供工具来生成数据捕获IP。然后，手动将生成的IP集成到FPGA设计中。
要捕获从设计中的信号，HDL验证程序会生成与MATLAB通信的IP内核。使用HDL编码器工作流程以自动集成设计中的数据捕获IP核心。否则，手动将此IP核心集成到您的HDL项目中，并与其设计的其余部分部署到FPGA。然后，使用以下方法之一来捕获数据。
为了捕获数据到MATLAB - HDL验证程序生成返回捕获信号数据的自定义工具。或者，您可以使用生成的系统对象™以编程方式捕获数据。
为了捕获到Simulink的数据 - HD金宝appL验证程序生成一个块，该块具有与捕获的信号对应的输出端口。
在这两种情况下，您可以指定捕获数据的数据类型，捕获的Windows数量，以及在采样数据时控制的触发条件。
当设计在FPGA上运行时，首先生成的IP核心等待您指定的触发条件。通过在一个或多个信号上匹配的特定值来定义触发条件。检测到触发时，逻辑将指定信号捕获到缓冲区，并将数据返回到主机上的JTAG接口。然后，您可以在MATLAB工作区或SIMULINK模型中分析和显示这些信号。金宝app
使用HDL工作流顾问生成和集成数据捕获IP
当你使用的时候高密度脂蛋白工作流顾问工具来生成您的HDL设计，首先在Simulink中标记有趣的信号作为测试点。金宝app属性配置您的设计高密度脂蛋白工作流顾问工具:
通过选择启用HDL DUT端口生成测试点选项设置目标界面步。有关更多信息，请参阅设置目标界面（HDL编码器）。
连接测试点信号到FPGA的数据捕获- JTAG接口设置目标界面步。
为数据收集设置缓冲区大小和最大序列深度生成RTL代码和IP核心步。有关更多信息，请参阅生成RTL代码和IP核心（HDL编码器）。
然后，运行其余步骤来为您的设计生成HDL并对FPGA编程。数据捕获IP核集成在生成的设计中。现在你已经准备好了捕获数据。
为现有的HDL设计配置和生成IP核
在捕获FPGA数据之前，首先指定要捕获的信号以及要返回的样本数量。使用FPGA数据捕获组件生成器来配置这些和其他设置，并生成HDL IP核。IP核心包括:
要捕获或使用的每个信号的端口，作为触发条件的一部分
内存捕获每个信号所要求的样本数量
JTAG接口逻辑与MATLAB通信
触发器逻辑可以在运行时配置
用于控制来自FPGA的数据流的即可捕获信号
该工具还生成自定义的FPGA数据捕获工具，系统对象和与FPGA通信的模型。
将IP集成到FPGA中
对于MATLAB与FPGA进行通信，您必须将生成的HDL IP内核集成到FPGA设计中。如果你用过高密度脂蛋白工作流顾问工具生成数据捕获IP，此步骤是自动化的。在这种情况下，数据捕获IP以单时钟速率运行，这是测试下的设计的主要时钟（DUT）。如果你没有使用高密度脂蛋白工作流顾问工具，请按照代表报告中的说明进行操作。添加生成的HDL文件hdlsrc文件夹进入您的FPGA项目。然后，实例化HDL IP核心，datacapture，在您的HDL代码中，将其连接到您要求捕获和触发的信号。使用新图像编译项目并将FPGA编程。
捕获数据
FPGA数据捕获IP核心通过FPGA板和主机之间的JTAG电缆通信。确保连接了JTAG电缆。在捕获数据之前，可以为捕获的数据设置数据类型，并设置指定何时捕获数据的触发条件。要配置这些选项和捕获数据，可以：
打开FPGA数据捕获工具。设置触发器和数据类型参数，然后将数据捕获到MATLAB工作区中。
使用生成的系统对象派生自
hdlverifier.fpgadatareader.。使用系统对象的方法和属性设置数据类型和触发条件，然后调用对象以捕获数据。在Si金宝appmulink中，打开生成的模型并配置参数FPGA数据阅读器块。然后运行模型来捕获数据。
捕获数据并将其导入MATLAB工作空间或Simulink模型后，就可以分析、验证和显示数据了。金宝app
也可以看看
FPGA数据捕获组件生成器|FPGA数据捕获|hdlverifier.fpgadatareader.|FPGA数据阅读器
相关的话题
你也可以从以下列表中选择一个网站:
