过滤器设计HDL编码器에에설계입력은양자된필터이며，다음과다음과두가지방법생성할수있습니다。

• DSP系统工具箱를사용하여필터설계및양자화
• 信号处理工具箱™로필터설계및DSP系统工具箱로양자화

过滤器设计HDL编码器는는다음을비롯한여러중요한필터구조를지원

이산시간시간유한임펄스（FIR）- 대칭，비대칭，전치구조포함

2차섹션형（SOS）무한무한응답（IIR）- 디렉트폼i，ii및전치구조포함

멀티레이트필터- CIC（级联积分器梳）보간기보간기간축기，디렉트디렉트枞및전치枞다상보간기및간축기，fir유지유지선형보간기，fIR다상샘플레이트변환기변환기구조

분수지연필터- 分法구조포함

过滤器设计HDL编码器는다단멀티레이트및이산시간시간필터hdl코드를생성할수있습니다。이러한각각의싱글레이트및및이트필터필터구조는는소수점및부동（배정밀도）실현실현지원합니다。FIR구조는이에더해부호없는고정계수도지원합니다。

过滤器设计师앱또는过滤器构建器앱에서고정소수점필터위한vhdl또는verilog코드코드생성수있습니다。이들앱중로로hdl코드를생성할때아키텍처를지정하고，포트데이터터유형을선택，파이프라인라인레지스터를삽입하는의동작을수행하도록하도록하도록하도록동작을수행수행하도록수수의동작을수행수행할수수그밖에도필터hdl설계의테스트벤치를및구성하는사용할할수

VHDL또는verilog테스트테스트를생성하여된hdl코드를시뮬레이션테스트테스트수있습니다。이에에더HDL Verifier™를사용하여金宝app^®코시뮬레이션블록블록을을생성하여金宝app하여하여에서에서실행되는동작필터및및테스트테스트를를^®尖锐^®및xcellium™시뮬레이터또는또는또는导师^®MODELEIM^®및questa.^®시뮬레이터에서실행되는된된hdl에연결할있습니다。코시뮬레이션은생성된hdl코드의결과와simul金宝appink에서에서실행되는동작필터의결과를직접비교하여설계를간편하게검증검증할지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원지원이러한통합을바탕으로matlab및simul金宝appink의고급분석및화기능을적용하여의설계hdl구현을테스트，디버그및검증할수。