杰克·埃里克森MathWorks
RTL验证中的一个挑战正在开发现实的定向测试。新标准如3GPP 5G新型无线电(NR)标准需要深度域专业知识,使其更具挑战性,以创建标准符合标准的波形验证模型。
5G工具箱™提供符合标准的功能和示例,用于5G通信系统的建模、仿真和验证,以确保它们符合5G NR标准。本视频演示如何使用HDL Verifier™从5G工具箱函数自动生成SystemVerilog验证组件,该组件使用SystemVerilog中可调整的参数合成真实波形,以及一些您将在该过程中经历的更常见步骤,包括:
如果您正在为5G无线应用程序设计硬件,则需要验证硬件功能是否符合标准。如何创建符合标准的波形,更好的是,如何创建带有参数的波形以测试不同的场景?
MATLAB与5G工具箱提供标准兼容功能和示例,用于建模,仿真和5G通信系统的验证,以确保它们符合3GPP 5G新型无线电(NR)标准。
在这里,我将展示如何重用Comms算法工程师的开发,以为SystemVerilog验证生成5G新的无线电波形。在SystemVerilog中学习5G规范和代码波形需要多长时间?
5G工具箱有一些波形生成的好例子,你可以用它来开始,比如这里的这个。但在算法开发过程中,测试和算法往往不是分开的。
无线HDL Toolbox包含5G硬件设计IP,具有使用此5G工具箱功能的测试台,并已为此构建,如NR HDL Cell搜索参考。此设计搜索最强的单元ID,这意味着它执行OFDM解调,并识别最强的主和辅助同步信号。
在该函数中进行大量波形生成,它产生块图案案例B.测试台在频率偏移和噪声中增加,以使其更代表您在空中接收的内容。I’m going to put that functionality into the main function and pass these parameters as inputs, so when I use the component in SystemVerilog I can use the same stimulus and sweep the parameters for signal-to-noise ratio, frequency offset, and set a different cell ID. This is hard-coded for case B, I could parameterize that too—but I’m keeping this simple for now.
这里是主要功能的结尾,在这里我添加了频率偏移和噪声。我要做的另一件事是把它转换成定点。MATLAB中的默认类型是双精度浮点,但是RTL设计的输入是定点的。
HDL验证器是生成该组件的产品。它调用MATLAB Coder来生成C代码,并构建一切将其链接到SystemVerilog仿真中。所以它将在任何SystemVerilog模拟器中本机运行。
命令是dpigen,我需要为输入参数定义数据类型—它可以从驱动它们的代码中计算出输出。
但是当我开始运行这个命令时,我得到了一些错误。MATLAB是一种解释型语言,它对数据类型非常宽容,因此我必须对C代码生成进行一些修正,例如,如果一个变量要被赋给复杂的数据,就用复杂的数据初始化它。C代码生成不允许您在开始读取结构后向它添加元素,因此有一些修复。但总的来说,这些编辑都是相当小的。
现在我可以生成组件,并查看创建的内容。它生成构建函数所需的所有C代码,构建它的makefile,它构建了DLL。如果您需要在不同的平台上编译,则可以使用makefile。它还生成一些SystemVerilog代码来展示如何使用组件。
它需要初始化句柄,它具有重置行为,并且在启用时,它会调用时钟的每个提升函数。为此,注意该函数输出整个波形 - 这就是MATLAB代码通常工作的方式 - 但这意味着我可能不想过度地调用这一点,我只会打电话给它一次禁用它。
我创造了一个简单的测试台,一点都没有想到。它只是实例化了RTL设计,再次由无线HDL工具箱IP生成。然后我只是实例化那个生成的SystemVerilog DPI。这是一个非常简单的测试台 - 它只是重置,为DUT设置一些参数,然后在波形中加载。这是一个呼叫后它禁用DPI的位置。然后它通过完全波形循环通过并拉出样品。
如果您希望使用更少的内存,并且可以稍微长一点的运行时间,您也可以让MATLAB和C代码动态生成示例。
我已经编译了DUT,这是我的小测试台的DO文件。这里的关键是,我还需要确保在启动模拟器时编译生成的SystemVerilog并链接到DLL中。
这需要一段时间来模拟,所以我会跳到波浪中。此处输入信号,波形参数和数据本身。在这种设计中,硬件在两个通过中调用,我只是在运行第一个通过,这是搜索PSS检测。此Report8dalid指示在检测到PSS相关性的位置,如果我放大其中一个,则存在相关结果,它清除了阈值,并且是PSS0。
您还可以从MATLAB或Simulink生成一个检查组件,甚至可以从Simulink生成UVM。金宝app但这里我只想关注波形。
总的来说,这需要一到两个小时的工作,如果我与MATLAB代码的开发人员合作,可能会更快。但这是一个非常快速和有效的方法来生成可参数化的SystemVerilog组件,以生成5G新无线电标准兼容的波形,以验证您的5G硬件设计。
你也可以从以下列表中选择一个网站:
选择中国网站(以中文或英文)以获取最佳网站性能。其他MathWorks国家网站未优化您的位置。