Esa-Matti Turtinen和Joonas Järviluoma,诺基亚
本演示介绍了一个用于诺基亚无线通信SoC知识产权(IP)快速原型的高级合成(HLS)工作流程。演示介绍了asic的设计和FPGA原型设计流程,并针对HLS提出了良好的设计实践。本报告还研究了使用HDL Coder™生成HDL代码,工作流程中可能出现的问题,以及克服这些问题的解决方案。金宝搏官方网站HLS工作流通过一个扩展和限制IQ-data能力的示例设计进行了检验。这个演示展示了在FPGA环境中对设计的验证。它集中于评估用于soc快速原型化的HDL编码器HLS工作流的使用和好处。
记录日期:2016年4月21日
您也可以从以下列表中选择一个网站:
选择中国网站(中文或英文)以获得最佳的网站性能。其他MathWorks国家网站没有针对您所在位置的访问进行优化。