在传统的VHDL中®或者verilog.®测试台，HDL代码用于描述刺激到逻辑设计和检查设计的输出是否符合规范。然而，许多工程师使用MATLAB®和仿真软金宝app件®为了帮助VHDL或Verilog测试台式创建，因为软件提供了富有成效和紧凑的符号来描述算法，以及用于检查算法行为的可视化工具。
以这种方式使用MATLAB和Simulink的工程师有多种金宝app选择来验证算法的HDL实现是正确的。
使用HDL协同仿真进行验证
使用MATLAB或Simulin金宝appk测试台结合HDL模拟器来验证待测设计(DUT)。高密度脂蛋白校验™自动化这cosimulation处理并执行MATLAB或Simulink与HDL模拟器之间的通信和同步。金宝appMATLAB或Simulin金宝appk测试平台可以将HDL模拟器的输出值与真实模型的期望值进行比较，并报告错误比较。
使用fpga在环仿真进行验证
使用MATLAB或Simulin金宝appk测试台与已编程成赛灵思公司®，英特尔®,或微笑®FPGA开发板FPGA-in-the-loop模拟．HDL验证器可以与FPGA厂商工具结合使用来编译HDL，构建编程文件，将其加载到开发板上，并执行MATLAB或Simulink会话与板之间的通信。金宝app有了fpga在环仿真，就不需要生成Verilog或VHDL测试台，因为MATLAB或Simulink可以达到这个目的。金宝app
使用HDL编码器生成的HDL测试台验证
当高密度脂蛋白编码器用于从MATLAB代码和SIMULINK模型生成可合成的HDL代码，您可以选择生成独立的Verilog或VHDL测试台，这些测试金宝app台可以与几乎任何Verilog HDL模拟器，FPGA开发板或硬件仿真器一起使用。
使用SystemVerilog DPI测试台进行验证
SystemVerilog是Verilog的扩展，用于测试平台的开发，所有流行的HDL模拟器都支持SystemVerilog。金宝app通过SystemVerilog直接编程接口(DPI)，您可以将C/ c++代码与Synopsys等模拟器集成在一起®风投公司®,节奏®敏锐的®或Xcelium™和Mentor Graphics®MODELEIM®或者,®．使用HDL验证器结合MATLAB Coder™或Simulink Coder™，您可以金宝app生成SystemVerilog DPI测试台用于生产验证环境。
HDL验证器可以以两种不同的形式生成SystemVerilog DPI测试台:
- 组件测试的板凳球员。如果从Simulink子系统生成C组件以用作DPI组件，则可以选择生成Sy金宝appstemVerilog测试台。测试台验证生成的DPI组件数据向量从你的Simulin金宝appk模型。
- HDL代码测试台:如果您使用HDL Coder从Simulink子系统生成HDL代金宝app码，您可以选择生成SystemVerilog测试台。这个测试台比较HDL实现的输出针对Simulink模型的结果。金宝app
