使用HDL编码器快速原型
Esa-Matti Turtinen和Joonas Jarviluoma，诺基亚
本文介绍了一种用于诺基亚无线通信SoC知识产权(IP)快速原型设计的高级综合工作流。介绍了asic的设计和FPGA原型工作流程，并介绍了针对高性能集成电路的良好设计实践。本文还研究了用HDL Coder™生成HDL代码、工作流中可能出现的问题以及克服这些问题的解决方案。金宝搏官方网站检查HLS工作流实例设计尺度和限制的iq数据的力量。本报告在FPGA环境下进行了设计验证。它集中在评估使用HDL编码器的HLS工作流为快速原型的SoCs的好处。
其他资源
相关视频和网络研讨会
您也可以从以下列表中选择一个网站: