社区概况

照片

Nadatimuj


最后一次露面:5天前|自2021年以来活跃

统计数据

  • 感谢1级
  • 第一个回答
  • 第一次审查

视图徽章

内容提要

视图

问题


任何人都可以分享一个工作图形着色代码吗?DSATUR还是别的什么?
我正在寻找一个图形coling代码，DSATUR或其他东西。

3个月前| 1回答| 0

1

回答

问题


如何在图的顶部添加第二个x轴?
我想在之前的论坛上也有类似的问题，有一个文档是关于如何添加第二个y轴的。但我不是……

3个月前| 1回答| 0

1

回答

问题


如何在MATLAB中找到一个给定的图G的图密度?
我想在matlab中求出图形的密度。找到它有什么作用吗?谢谢。

4个月前| 1回答| 0

1

回答

问题


在删除一些行之后跟踪矩阵的行索引
假设我有一个10x10的矩阵矩阵a = magic(10)。然后我从它中删除一些行，如A([3 5 6]，:)=[]。和一些列作为A(:，[3 5…

| 1回答| 0

1

回答

回答
等待AXI写响应时超时。
@Praneet Kala我的问题在这里解决了:https://forums.xilinx.com/t5/Xilinx-Evaluation-Boards/Why-is-output-of-clock-wizard-stuck…

8个月前| 0

回答
Matlab的AXI主导入hdlverifier::*;不工作
在合成后和执行后的模拟中仍然不起作用。

8个月前| 0

问题


Matlab的AXI主导入hdlverifier::*;不工作
我尝试执行这个://www.tatmou.com/help/supportpkg/xilinxfpgaboa金宝apprds/ug/access-fpga-external-memory-using…

8个月前| 1回答| 0

1

回答

问题


有没有一种方法将verilog (.v)代码转换为Simulink模型?金宝app
如何转换多个verilog文件到Simulink模型而不得到任何时钟推断错误?金宝app

8个月前| 1回答| 0

1

回答

问题


importhdl中的错误如何解决?
我正在尝试导入一个调用其他子模块的verilog模块。无论何时，我尝试从HDL导入到simulink，我得到…金宝app

| 0回答| 1

0

答案