主要内容
FPGA硬件验证
连接FPGA板与MATLAB®和仿真软金宝app件®用于硬件设计的验证和调试
这些特性提供了FPGA板与Simulink或MATLAB中的模拟之间的连接。金宝app
fpga在环(FIL)使您能够运行Simulink或MATLAB仿真，与运行在Intel金宝app上的HDL设计同步®, Microsemi®,或者Xilinx®FPGA板。
FPGA数据捕获是在FPGA上运行设计时观察设计信号的一种方法。它根据您的配置和触发器设置从FPGA捕获信号数据窗口，并将数据返回到MATLAB或Simulink。金宝app
MATLAB AXI master提供了从MATLAB访问实时板上内存位置的访问。必须在FPGA设计中包含MATLAB AXI主IP。
要使用这些特性，必须下载FPGA板的硬件支持包。金宝app看到下载FPGA单板支持包金宝app．
- FPGA-in-the-Loop
在真实硬件中测试设计 - FPGA数据捕获
从现场FPGA捕获信号数据 - MATLAB AXI主
从MATLAB或Simulink访问FPGA板上的AXI从存储器金宝app - 自定义FPGA板定义
为FPGA验证项目创建板定义文件
你也可以从以下列表中选择一个网站:
