FPGA-in-the-Loop
测试设计的硬件
创建一个FPGA-in-the-loop模拟器和董事会之间的联系使您能够:
验证HDL实现直接在模型与算法金宝app®或MATLAB®。
应用数据和测试场景仿真软件或MATLAB HDL设计FPGA。金宝app
集成现有的HDL代码与模型正在开发的仿真软件和MATLAB。金宝app
之前,您可以使用FPGA-in-the-loop (FIL)模拟,必须下载你的董事会的支持包。金宝app看到下载FPGA板支持包金宝app。或者,您可以手动创建自定义董事会使用费尔仿真的定义文件。看到FPGA板定制。
下载一个董事会支持包之后,选择一个模拟工作流。金宝app看到FPGA-in-the-Loop模拟工作流。学习费尔模拟是如何工作的,看到的FPGA-in-the-Loop模拟。
应用程序
| FPGA-in-the-Loop向导 | 生成一个FPGA-in-the-loop (FIL)块或系统对象从现有的HDL文件 |
| 逻辑分析仪 | 可视化、测量和分析转换和州 |
对象
hdlverifier.FILSimulation |
费尔仿真与MATLAB |
功能
filProgramFPGA |
加载到FPGA编程文件 |
programFPGA |
负载编程相关的文件FILSimulation系统对象到FPGA |
块
| 费尔模拟 | 在FPGA硬件模拟HDL代码金宝app |
主题
概述
- FPGA-in-the-Loop模拟工作流
选择生成块™或系统对象,并决定是否使用费尔向导或高密度脂蛋白工作流顾问。 - FPGA-in-the-Loop模拟
FPGA-in-the-loop (FIL)模拟提供了使用MATLAB仿真软件或软件测试设计能力在实际硬件的任何现有的HDL代码。金宝app
费尔需求和准备
- 一代准备DUT费尔接口
DUT费尔指南模块和系统对象的仿真。 - 下载FPGA板支持包金宝app
FPGA板支持包包含定义文件为金宝app所有支持的董事会FPGA-in-the-loop (FIL)模拟,FPGA数据捕获或AXI经理。 - 建立了FPGA设计软件工具
Xilinx的MATLAB路径®,微芯片,英特尔®软件。 - 指导硬件设置
描述了自动化支持包安装过程中的步骤配置硬件使用FPGA-in-the-lo金宝appop, AXI经理,或FPGA数据捕获。 - 手动硬件设置
描述所需的步骤为费尔准备硬件和五金工具。 - 配置逻辑分析仪
逻辑分析仪的调整设置。
从遗留代码生成费尔接口
- 块生成与费尔向导
生成一个FPGA-in-the-Loop块从现有高密度脂蛋白源文件,然后在仿真软件模拟包括FPGA实现。金宝app - 系统对象生成与费尔向导
生成一个FPGA-in-the-Loop系统对象从现有高密度脂蛋白源文件,然后在MATLAB仿真包括FPGA实现。 - 验证使用FPGA-in-the-Loop HDL实现PID控制器
这个例子向您展示了如何建立一个FPGA-in-the-Loop使用高密度脂蛋白(FIL)应用程序验证人™。 - 使用FPGA-in-the-Loop验证数字上升变换器
这个例子向您展示了如何生成验证数字上升变换器设计滤波器设计高密度脂蛋白编码器使用FPGA-in-the-Loop模拟™。
从MATLAB代码(需要生成费尔系统对象高密度脂蛋白编码器许可)
- 费尔顾问MATLAB仿真与高密度脂蛋白工作流
生成一个FPGA-in-the-loop系统对象和试验台使用HDL工作流顾问。
从模型生成费尔块模型(需要金宝app高密度脂蛋白编码器许可)
- 生成测试工作台,使使用HDL代码覆盖率工作流顾问(高密度脂蛋白编码器)
生成试验台使用高密度脂蛋白HDL代码生成和代码覆盖率工作流顾问。 - 费尔模拟与高密度脂蛋白工作流仿真软件Advisor金宝app
生成一个FPGA-in-the-loop模型使用HDL工作流顾问。
故障排除
针对常见的错误消息和问题的补丁。
