hdlverifier.FILSimulation
费尔仿真与MATLAB
描述
的FILSimulation
系统对象™连接一个FPGA执行MATLAB®试验台。它是通过将输入信号应用于和阅读输出信号从一个高密度脂蛋白模型运行在一个FPGA。您可以使用这个对象模型的源或汇设备配置对象的输入或输出端口。
运行一个模拟组成的MATLAB试验台与FPGA执行:
定制hdlverifier。FILSimulation对象使用FPGA-in-the-Loop向导。
在设计中创建对象并设置其属性。
调用对象的参数,就好像它是一个函数。
了解更多关于系统对象是如何工作的,看到的系统对象是什么?。
创建
创建一个hdlverifier.FILSimulation
系统对象,使用FPGA-in-the-Loop向导自定义FILSimulation
系统对象。FILWizard的输出是一个文件最高级的
_fil,最高级的
是顶级HDL模块的名称。然后您可以创建一个系统对象通过分配到一个局部变量。
filobj = toplevel_fil
创建定制的系统对象FPGA-in-the-Loop向导。最高级的
是顶级的名字在HDL代码模块。
您可以创建系统对象并设置其属性:
filobj = toplevel_fil (InputSignals,{‘/高级/ in1’,‘/高级/ in2},…OutputSignals,{/高级/着干活,“/高级/ out2”},…OutputDataTypes,{“双”、“定点”},…“OutputSigned”,真、假);
filobj = toplevel_fil;filobj。OutputDataTypes =字符(“定点”、“整数”、“定点”);filObj。OutputSigned =(假的,真的,真的);
属性
对象的功能
使用一个目标函数,指定系统对象作为第一个输入参数。例如,释放系统资源的系统对象命名obj
使用这个语法:
发行版(obj)
例子
版本历史
介绍了R2012b