“写硬件描述语言(VHDL)是乏味的,手写的代码仍然需要验证。仿真软件和金宝app高密度脂蛋白编码器,一旦我们模拟模型可以生成一个FPGA硬件描述语言(VHDL)直接和原型。它节省了大量的时间,生成的代码包含了一些优化我们没有想到。”
弗朗茨Prianon, Semtech
无线射频接收器用于各种应用,包括无线安全系统、工业监控、抄表、家庭自动化。在过去,半导体供应商主要是建立这些接收器使用模拟设计。今天,供应商正在过渡到数字和混合信号设计减少能源消耗和缓解与其他组件集成。
工程师在MathWorks Semtech扩大使用基于模型的设计工具过渡到数字平台。多年来,工程师建模和HDL代码生成与MATLAB过滤器®和过滤器设计高密度脂蛋白编码器™。在他们最近的项目中,他们用仿真软件金宝app®和HDL编码器™生成硬件描述语言(VHDL)®整个设计。
“没有优势手工编写硬件描述语言(VHDL),”弗朗茨Prianon说,Semtech IC设计工程师。“仿真软件和金宝appHDL编码人员,我们有一个系统的模型。我们模拟它,所以我们知道它的工作原理。我们从它生成的代码,所以我们可以使用一个模型,直到项目结束。这是一个重要的功能,因为我们确信我们已经实现了匹配设计,设计满足规范。”
Semtech工程师需要开发一个数字接收机链移频键控(移频键控)和最小转换键控(MSK)解调使用低若架构。他们想要评估多个设计方案性能,功耗和布局区域在prestudy阶段的项目。编写硬件描述语言(VHDL)为每个设计替代是耗时的,限制的数量选择球队可以考虑。
超出了原型阶段,Semtech工程师想要改进传统的生产代码的开发工作流程。之后我们建模系统,以确保他们满足要求,我们重新实现在硬件描述语言(VHDL)并重新运行模拟的新工具,“Prianon说。“总有一个机会,我们将引入错误,我们无法确保模型准确对应到新硬件描述语言(VHDL)的代码”。
Semtech MathWorks工具用于基于模型设计迅速探索和评估设计思想,生成生产硬件描述语言(VHDL)代码,提高工程团队之间的协作,加快发展连锁数字接收机的移频键控和MSK的解调。
在prestudy阶段,Semtech工程师创建了一个浮点模型仿真软件的基础上,系统规范。金宝app他们从通信工具箱使用块™模型噪声的信道,实现移频键控和MSK的解调。
使用信号处理工具箱™和DSP系统工具箱™,一个工程师设计和分析了级联integrator-comb(中投)和有限脉冲响应数字滤波器(杉木),而另一个工程师正在法模拟-数字转换器(ADC),一个锁相环(PLL),并使用仿真软件完成系统的其他部分。金宝app
一旦独立的部分数字接收机链的模拟,工程师们互相分享他们的仿真软件模型来验证他们的组件设计系统集成之前一起工作。金宝app
工程师跑仿真来验证设计和使用通信工具箱的误码率计算块计算比特误码率。
与定点设计师™他们从浮点转换设计,定点表示,它们用来进行bit-true模拟。
Semtech工程师使用HDL编码器生成VHDL仿真软件模型的完整的接收器链。金宝app为了验证硬件描述语言(VHDL),他们使用HDL校验™cosimulate仿真软件设计的金宝app导师图形®,®模拟器。
Semtech目前正在的ASIC实现接收器链。
原型创建快50%。“当我们写了硬件描述语言(VHDL),它可以很容易地采取两个月创建一个FPGA原型,“Prianon说。“仿真软件和金宝app高密度脂蛋白编码器,我们消除每一块的繁琐的手工编码和创建原型在几周。”
验证时间从周减少到天。“在以前的项目中我们会花至少两周写测试长椅来验证我们的硬件描述语言(VHDL),“Prianon回忆说。“使用HDL验证器,我们可以运行cosimulations,测试模型中的多个临界点,并验证硬件描述语言(VHDL),通常在不到一天的时间。”
优化、性能设计。基于模型的设计使Semtech缩短开发时间从需求到tape-out约33%。“我们使用了时间我们保存到改进设计、“Prianon说。“MathWorks工具使我们去探索更多的替代品和新特性,并最终实现更优化,性能设计。”
你也可以从下面的列表中选择一个网站: