锁相环

设计并模拟模拟锁相环(PLL)系统

从基础块或参考体系结构家族出发,设计锁相环系统。模拟和分析PLL系统,验证关键性能指标,直到满足系统规范。

您可以从提供每个基础块的规范和缺陷开始,并将这些块连接到不同的PLL架构模型(自底向上方法)。或者,您可以从典型的PLL体系结构的完整系统级模型开始,定制这些模型,直到满足您的系统规范(自顶向下方法)。

使用测量和测试平台在整个设计过程中,验证模块和整个系统在存在缺陷时的规格。

全部展开

电荷泵 输出电流正比于两个输入端口之间的占空比差
循环过滤 对二阶、三阶或四阶无源环路滤波器建模
PFD 相位/频率检测器,比较两个信号之间的相位和频率
VCO 模型电压控制振荡器
单一模量预定标器 整数时钟分频器,用于分频输入信号
双模量预定标器 带有两个分频比的整数时钟分频器
带累加器的分数时钟除法器 将输入信号的频率除以小数的时钟分频器
基于DSM的分数时钟除法器 基于Sigma调制器的分数时钟除法器
带累加器的分数N锁相环 基于累加器的分数N锁相环结构的频率合成器
带Sigma调制器的分数N锁相环 基于分数N锁相环结构的增量sigma调制器频率合成器
带双模的N锁相环 基于双模预分频器的整数N锁相环频率合成器
整数N锁相环与单模数预调器 频率合成器采用单模数预调器的整数N锁相环结构

主题

设计和评估简单的锁相环模型

这个例子展示了如何使用一个参考架构来设计一个简单的锁相环(PLL),并使用PLL Testbench来验证它。

特色的例子