金宝app用于HDL代码生成和验证的Simulink
探索、实现和验证FPGA、SoC或ASIC设计，而无需编写HDL代码
在高水平上设计和探索，然后直接从MATLAB生成和验证HDL®或Si金宝appmulink®用于FPGA、ASIC或片上系统（SoC）原型或生产项目。
- 生成优化和可读的VHDL®或Verilog®适用于任何FPGA、ASIC或SoC硬件
- 连接系统级设计和子系统级实现
- 使用数学、DSP、无线通信、控制和视觉处理的高质量硬件模型构建硬件子系统
- 使用自动化指导转换为固定点，或为任何目标设备生成本机浮点操作
- 直接从Simulink和MATLAB部署和调试原型硬件金宝app
- 重用算法模型和测试用例
“通过基于模型的设计，我们可以更早地验证我们的算法和系统功能，适应规格更换更快，并评估更多的设计替代方案，而不是我们传统的设计流程。基于模型的设计有助于弥合算法专家和RTL工程之间的差距。”
瑞萨系统设计公司Mamoru Kamiya
利用MATLAB和Simulink金宝app进行HDL代码生成与验证
为任何目标生成HDL代码
使用高级合成将硬件就绪的MATLAB或Simulink编译为可读、可跟踪和可合成的VHDL或Verilog金宝app HDL代码的技术。该代码经过优化，可跨任何FPGA、ASIC或SoC硬件移植。
无论您的硬件设计经验如何，您都可以生成高质量的HDL代码。在高层工作可以让您快速探索硬件体系结构的折衷以满足您的目标，并自动生成HDL代码和接口。
了解更多
基于模型的设计合作
有了Sim金宝appulink，算法开发人员可以与硬件、软件和模拟设计工程师协作。他们可以使用相同的模型设计，探索折衷，并在开始实现之前验证系统架构。
直接从这些模型生成HDL代码可以让您适应变化，并保持VHDL或Verilog、模型和需求之间的可跟踪性。
了解更多
支持HDL的模型和示例
使用模拟算法硬件实现并生成高质量HDL代码的高级块构建您的设计。模块包括数学、三角学、数字信号处理、无线通信以及视频和图像处理。您可以将子系统级知识产权用于5G/LTE无线和视觉处理。
固定点变得简单
自动将数据类型从浮点转换为定点，以便实现。这使您能够平衡资源使用和准确性。
如果您的设计具有需要高精度或高动态范围的计算，或者如果您希望在转换为定点之前生成原型，则可以生成可合成的目标本土浮点高密度脂蛋白。
自动FPGA和SOC原型设计
适用于Xilinx的流行FPGA和SoC原型平台®，英特尔®，Microsemi®，和Speedgoat，您可以生成所需的所有内容对设备进行编程按下按钮。原型可以作为独立设备运行，或者它可以连接到Matlab或Simulink以进行刺激和调试。金宝app然后，您可以在任何FPGA，ASIC或SOC上重新使用它以进行生产实施。您可以设置自定义原型板，以便于编程。
了解更多
- 3T基于模型设计开发机器人紧急制动系统
- 用于时间关键时间的下一代Wi-Fi网络(27:09)
- LTE MIB恢复设计的软硬件原型（4:20）
为验证重用模型和测试
将MATLAB或Simulink模型和测试与在Men金宝apptor Graphics中运行的手写或生成的HDL代码共同模拟®或节奏®模拟器。然后将这些模型和测试作为SystemVerilog DPI-C组件导出到您的uvm.或自定义验证环境。
了解更多
让我们知道我们可以如何帮助你。
联系我们进行定制评估，并根据您的需求获得定价。
