本文介绍了如何使用HDL编码器实现对半导体技术学术研究中心（STARC）设计风格指南和DO-254标准的遵从性™ 和基于模型的设计。HDL编码器生成与目标无关的、可合成的Verilog®和VHDL®来自MATLAB的代码®函数，Simulink金宝app®模型和状态流®图表。生成的HDL代码是位正确的，循环精确到源代码设计，可以针对FPGA和ASIC进行原型设计和生产。
本文概述了使用HDL编码器生成符合标准的ASIC和FPGA设计所涉及的主要步骤，并解释了如何使用HDL编码器功能来增强和促进系统中符合性测试的关键阶段硬件设计工作流程。
这篇文章发表在EDN网络.
阅读全文.
