文件交换
连接到Xilinx Zynq®UltraScale +™RFSOC Gigasample数据转换器并在Matlab中本地进行分析®和模拟金宝app®
用于HDL定金宝app位和数据流式从模拟设备收发器流式流的支持包装。
在Xilinx FPGA和Zynq SoC上调试和测试HDL代码。
Xilinx SoC和FPGA器件的设计、分析和原型
在Intel fpga和SoC fpga上调试和测试HDL代码
基于Xilinx Zynq的硬件设计和原型视觉系统
Texas Instruments C2000微控制器的设计，分析和原型
为Zynq-7000 SoC的FPGA部分生成代码。
为Xilinx开发板生成HDL代码。
在英特尔SoC平台上生成ARM Cortex-A核心的代码。
为Altera SoC的FPGA部分生成代码。
为Altera开发板生成HDL代码。
使用USRP E310使用MATLAB和SIMULINK的原型和测试软件定义的无线电（SDR）系统金宝app
使用FPGA-In--in--in--in--in--in--in--in--in--in--in-in循环调试和测试MicroSemi FPGA的HDL代码
嵌入式Linux设备的设计，分析和原型
英特尔SOC和FPGA设备的设计，分析和原型
完全部署的调制解调器设计和工作流程模型的QPSK窄带调制解调器
此支持包使金宝app您可以在Xilinx上部署深度学习处理器®来自Matlab的FPGA和SOC基金
通过直接从Simulink使用代码生成，通过WiFi进行的程序挖掘。金宝app
此支持包使金宝app您可以在英特尔部署深度学习处理器®来自Matlab的FPGA和SOC基金
选择一个网站，以便在可用的地方进行翻译的内容，并查看本地活动和优惠。根据您的位置，我们建议您选择：。
您还可以从以下列表中选择一个网站：
选择中国网站（以中文或英文）以获取最佳网站性能。其他MathWorks国家网站未优化您的位置。
联系您当地的办公室
