深度学习HDL工具箱
Prototypisierung UND Bereitstellung冯深学习型Netzen奥夫FPGA的SoC的UND
模具深度学习HDL工具箱™stellt Funktionen UND工具祖尔Verfügung，恩深学习型Netze奥夫FPGA的SoC中UND祖prototypisieren UND祖implementieren。SIE bietet vorgefertigte比特流献给死去Ausführungzahlreicher深学习型Netze AUFunterstützten赛灵思®- UND英特尔®fpga和SoC-Bausteinen。麻省理工学院的简介-这是一种深入学习的方法-在设计中，学习和个人的资源。
麻省理工学院的深度学习HDL工具箱和硬件实现的深度学习网络助理和portabler, synthetisiarer Verilog®——和硬件描述语言(VHDL)®代码为den Einsatz auf einem beliebigen FPGA (mit HDL Coder™和Simulink)金宝app®) generiert了。
现在beginnen:
Programmierbarer深Learning-Prozessor
模具工具箱enthälteinen深度学习-Prozessor MIT generischer Faltung UNDvollständigverbundenen Schichten，死第三人以EINE调度，逻辑学gesteuert werden。Dieser深度学习-ProzessorführtFPGA-basierte Inferenzierung冯Netzen第三人以，模具麻省理工学院DER深度学习工具箱™entwickelt wurden。速成班的老师会用速成班的时间来学习和学习。
Architektur献给巢穴深学习型Prozessor。
Kompilierung和Bereitstellung
Kompilieren SIE国际卫生条例深学习型茨在EINE Reihe街上冯Anweisungen，模具VOM深学习型Prozessorausgeführtwerden应然。Stellen SIE SIE奥夫DEM的FPGA bereit UNDführenSIE死Prognosefunktion AUS，währendSIE死tatsächlichenLeistungsmetriken奥夫DEMGeräterfassen。
Kompilieren UND Bereitstellen EINES YOLO V2-Netzes。
比特流开始
Prototypisieren Ihres Netzes指数ohne FPGA-MIT Programmierung比特流verfügbaren献给gängigeFPGA-Entwicklungskits。
ERSTELLEN EINES Bereitstellungsnetzwerkes
当您使用深度学习工具箱时，被培训者和被培训者就会使用它来学习。您已经接受过国外重要框架的培训。
Bereitstellen在FPGA上上网
这么说，您是一名程序员了，您是一名程序员部署-Befehl书房FPGA MIT数字高程模型深度学习-Prozessor同侧麻省理工学院DER以太网的奥德JTAG-Schnittstelle。Verwenden SIE丹恩书房编译-最好是受培训的人是一般人，然后在FPGA里面当编程员。
麻省理工的MATLAB能让你把它用在你的电脑上，在你的电脑上。
如果我是一个下等人，我就会告诉你我的名字
AusführenIhrer gesamten Anwendung在MATLAB®，einschließlichDESPrüfstands，德Vor- UND Nachverarbeitungsalgorithmen und明镜FPGA-basierten Inferenz献给深度学习。艾因einziger MATLAB的Befehl，nämlich预测，在我的FPGA上，我可以在地狱里工作，我可以在我的工作空间里工作。
您可以在我的FPGA上进行深入学习。
Profil-FPGA-Inferenzierung
当您把钱借给我的时候，我就会把钱借给你。
实现深度学习- netz - inferenz auf einem FPGA von MATLAB。
Abstimmen DES Netzdesigns
这是一种深度学习工具箱。麻省理工学院的深度网络设计师konnen您的名字是Schichten hinzufugen, entfernen oder neue Verbindungen erstellen。
深度学习的量化
Reduzieren DER Ressourcennutzung第三人以Quantisierung Ihres深学习型Netzes奥夫EINE Festkomma-Darstellung。分析DERAnsätze在Bezug奥夫Genauigkeit UND Ressourcennutzung MIT数字高程模型的支持，PAKET DE金宝appR模型量化库。
Benutzerdefinierte Konfiguration德深学习型Prozessors
在硬件设计中，我们采用了深度学习的方法来实现并行线程。
Synthetisierbares RTL erzeugen
Erzeugen冯synthetisierbarem RTL MIT数字高程模型的HDL编码器AUS DEM深学习型Prozessor的Zum Einsatz在einer Vielzahl冯Implementierungs的工作流程UND-Geräten。Wiederverwenden DES gleichen深学习型Prozessors献给巢穴Prototypen- UND Produktionseinsatz。
Generieren冯synthetisierbarem RTL AUS DEM深学习型Prozessor。
通用冯ip - core毛皮集成
德恩DER HDL编码器RTL AUS DEM深学习型Prozessor generiert，erzeugt呃奥赫einen IP-MIT克恩标准AXI-Schnittstellen楚整合国际卫生条例SOC-Referenzdesign。
这是一种可以用它来表示的方法和公理。
