无线HDL工具箱
5G和lte通信系统für fpga, asic和soc
无线HDL工具箱™(ehemals LTE HDL工具箱™)stellt vorverifizierte, sofort einsetzbare Simulink金宝app®-Blöcke und - teilsysteme zur Entwicklung von 5G-， LTE- benutzerdefinierten Funkkommunikationsanwendungen auf ofdm - based bereit。您可以到本站查询，网址为IP-Blöcke，并可在本站下载画框和样品。
您können die Referenzanwendungen abändern，您在Ihren eigenen Entwurf zu integreren。HDL-Implementierungen的工具箱算法，我们可以在fpga和asic的生产中实现高效的资源和原型。
Die algorithms in der Toolbox sind dafür konzipiert, lesbaren, syntisieraren Code in VHDL®和Verilog®zu generieren (mithilfe von HDL Coder™)。Um ein空中测试von 5G-， LTE- und benutzerdefinerten Entwürfen auf OFDM-Basis durchzuführen, können Sie Sender- und Empfängermodelle mit Funkmodulen verbinden (mithilfe von Hardware Support Packages de金宝appr Communications Toolbox™)。
现在beginnen:
5G NR-(新无线电-)Zellensuche
Führen您可以同步Primär- und Sekundärsignalen (PSS和SSS) gemäß dem 5G nr -标准，请使用硬件设备。使用matlab算法进行验证。
lt - zellensuche, MIB和SIB1-Wiederherstellung
Verwenden Sie die Teilsystem, um eNodeB-Signale erkennen and zu demodulieren and um den Masterinformationsblock (MIB) and die Informationen im Systeminformationsblock (SIB1) zur Verwendung in Ihrer FPGA- oder ASIC-Anwendung zu decodieren。Das Teilsystem unterstützt den FDD- and den TDD-Modus。在硬件方面，我们认为这是一个非常简单的lte信号。
Konfigurierbarer OFDM-Transmitter and -Empfänger
正交频多路复用(OFDM)。您可以使用参数、符号调制和编码。Modellieren和konfigurieren Sie beeinträchtigende Faktoren是加性Gaußsche weiße Rauschen (AWGR)。这是一个快速的matlab算法验证。
我们的F-OFDM-Sender是Beispiel。
IP-Blöcke(知识产权)für 5G NR
您可以访问können jetzt FPGA- order ASIC-Anwendungen für 5G NR schneller mit auf Hardware erprobten Implementierungen von gängigen Algorithmen entwerfen。硬件实现算法für LDPC-(低密度奇偶校验-)Codierung和- decodierung，极性Codierung和- decodierung sowie符号调制和解调，zusammen mit Ihrer benutzerdefinierten Funktionalität。Generieren您可以使用HDL编码器™合成VHDL- order Verilog-RTL-Code。
配置有HDL-optimierten n - polar - decoder block。
IP-Blocke毛皮LTE
硬件实现:LTE-spezifischer算法，Turbo, Faltungs和crc编码器和解码器，ofdm -解调器。Generieren您可以将该代码合成为VHDL- order Verilog-RTL-Code für as gesamte Teilsystem。
HDL-optimierte Turbo- und CRC-Decoder für LTE mit Steuersignalbus。
IP-Blöcke für zahlreiche标准
Verwenden Sie auf Hardware erprobte Bausteine, wie einen Viterbi-Decoder, einen Depunktierer and eine FFT variable Größe für Ihre Hardware- implementierung von Funkstandards, einschließlich LTE, WLAN, Digital Video Broadcasting (DVB)， WiMAX®和HiperLAN sowie数字卫星通讯。
Verwendung von Depunktierer- Viterbi-Decoder-Blöcken zur Decodierung von Samples, die mit wlan coderaten codiert wurden。
框架和样本
您的框架是来自MATLAB的®在einen流的样品，Steuersignalen für die Verarbeitung的硬件。如果您有流式硬件帧，那么您可以使用黄金参考算法进行验证。
样本中的框架和信号的通用。
Beispiele和Vorlagen für模具验证使用MATLAB和Simulink金宝app
您可以使用5G工具箱™和LTE工具箱™的算法和测试können，您可以使用硬件实现验证。
Kosimulation mit HDL和FPGA
Verwenden Sie HDL Verifier™，um Ihr Hardware-Teilsystem über eine RTL-Simulation oinem FPGA-Entwicklungskit zu verizieren, as mit Ihrer Testumgebung von MATLAB oder Simulink verb金宝appunden ist。
Verbinden des fpga - prototype mi金宝appt Simulink über eineHardware-basierte Verifizierung麻省理工学院HDL校验。
SDR-Plattformen(软件定义无线电)
如果您是原型机für，我希望您能来硬件支持包通信工具金宝app箱™毛皮Zynq®-SDR herunterladen, um verbreitete SDR-Zielgeräte mit高密度脂蛋白编码器™祖茂堂verwenden。
在生产中
Verwenden Sie HDL Coder, um hochwertige, zielunabhängige RTL- und axis - schnittstellen aus Ihren Hardware-Teilsystemmodellen zu generieren。
代码是SoC-Interconnect-Schnittstellen。
