使用HDL编码器进行快速原型设计
诺基亚，Esa-Matti Turtinen和Joonas Jarviluoma
本演示介绍了诺基亚使用的无线通信SoC知识产权(IP)快速原型制作的高级合成(HLS)工作流。介绍了asic的设计和FPGA原型设计流程，并介绍了针对HLS的良好设计实践。该演示还研究了使用HDL Coder™生成HDL代码、工作流程中可能出现的问题以及克服这些问题的解决方案。金宝搏官方网站通过一个扩展和限制IQ-data能力的示例设计来研究HLS工作流。该演示在FPGA环境下对设计进行了验证。它集中于评估使用和效益的高密度脂蛋白编码器HLS工作流的目标快速原型的系统。
其他资源
相关视频和网络研讨会
你也可以从以下列表中选择一个网站: