来自HDL编码器的Xil金宝appinx Zynq支持

为Zynq SoC的FPGA部分生成代码

HDL编码器™金宝appXilinx支持包^®Zynq.^®平台支持使用Xil金宝appinx Vivado可以集成到FPGA设计中的IP核心的生成^®设计套房或Xilinx ISE设计套房。

与之结合使用时嵌入式编码器^®金宝appXilinx Zynq平台的支持包，该解决方案可用于Xilinx Zynq设备和平台上的硬件/软件工作流程，原型设计，验证和实现。这使得将基于模型的设计集成到您的工作流程中更容易，实现快速设计迭代周期，并帮助您提前检测和更正设计和规格错误。

以下支持以下Xilinx评估板和套件：金宝app

zynq入门

硬件名称	描述
zedboard以zynq全部可编程SoC为特色	Xilinx Zynq的低成本开发板全部可编程SOC
Xilinx Zynq全部可编程SOC ZC702评估套件	全功能Zynq评估套件，具有广泛的功能集和丰富的I / O可扩展性。基于这一点z-7020 zynq设备。
Xilinx Zynq全部可编程SOC ZC706评估套件	高性能Zynq评估套件基于Z-7045 Zynq设备。
Xilinx Zynq UltraScale + MPSOC ZCU102评估套件	基于此的评估套件Xilinx Zynq UltraScale +例如家庭设备

也可以指定自定义zynq目标（需要Matlab R2015A及更高版本）。

看看硬件支持包系统要求金宝app表用于当前和先前版本，发布和平台可用性。