Xilinx FPGA和Zynq SoCs
模型，验证和编程Xilinx设备上的算法。
领域专家和硬件工程师使用MATLAB®和仿真软金宝app件®开发用于部署在Xilinx上的原型和生产应用程序®FPGA和Zynq.®SOC设备。使用Matlab和Simulin金宝appk，您可以：
- 系统级模型硬件架构
- 在不写任何代码的情况下对FPGA或SoC进行编程
- 使用Matlab和Simulink Tools模拟和调试FPGA或SOC金宝app
- 执行生产FPGA和SOC设计
“作为一名机电系统工程师，我的专长是控制系统及其模型，而不是HDL和fpga。通过基于模型的设计，我可以利用我对控制器和被控制系统的理解和知识，完成更多通常由FPGA工程师完成的工作，并减少他们的工作量。”
Rob Reilink，Demcon
使用Matlab与Xilinx FPGA和Zynq SoCs
FPGA建模与SoC编程
使用MATLAB和Simulink为算法添加硬件架构。金宝app这包括定点量化(30:45)，您可以更有效地使用资源，并且本机浮点（9:19）代码生成，所以你可以更容易计划FPGA.．重用您的测试和黄金参考算法来模拟每个连续的细化。
HDL Coder™直接从面向HDL的Simulink和MATLAB函数块生成可合成的VHDL或Verilog金宝app信号处理，无线通信，电机和电源控制,图像/视频处理．用于DSP的Xilinx系统发生器和Xilinx模型作曲家将特定于Xilinx的块添加到Simulink以获取系统级仿金宝app真和硬件部署。系统生成器块可以与用于HDL代码生成的本机Simulink块集成。金宝app
分析硬件和软件架构的影响Zynq UltraScale + MPSOC和RFSOC设备，包括使用SoC BlockSet™使用内存和调度/操作系统效果。
编写Xilinx fpga和Zynq soc
HDL Coder指导您通过步骤直接从Simulink编程FPGA或SoC，而无需编写任何一行代码。金宝app从HDL Coder，您可以优化和生成可合成的VHDL或Verilog以及axis接口，以插入SoC。从那里你可以调用嵌入式编码器®生成C/ c++来编写在嵌入式处理器上运行的软件。
您可以下载Xilinx的支持包金宝appFPGA.和Zynq SoC.用于嵌入式编码器和HDL编码器的设备。这些自动化的Xilinx Vivado合成，地点和路由，以及FPGA / SOC编程。完全自动化的工作流可用于支持的电路板，以及电机控制等地址应用程序，金宝app视频/图像处理,软件定义的无线电．
FPGA仿真和调试
HDL Verifier™重用MATLAB和SIMULINK测试环境，以验金宝app证您的FPGA设计。
与cosimulation(35分)，您可以自动运行MATLAB或Simulink测试台，连接到Verilog或VHDL设金宝app计，并在Mentor Graphics或Cadence design Systems的模拟器中运行。
FPGA - 环路仿真将MATLAB或SIMULINK测试台连接到支持金宝app金宝appXilinx FPGA板通过以太网，JTAG或pci - express(2:52)．
使用MATLAB作为AXI主接口（5:40）将数据发送到FPGA，插入数据捕获(4:09)使用内部测试点调试FPGA的逻辑。
了解更多
如您需要帮忙，请联系我们
联系我们进行自定义评估，并根据您的需求获得定价。
在FPGA上部署5G NR无线通信
阅读白皮书以了解完整的工作流程。
