Girish Venkataramani MathWorks
在本次网络研讨会中,您将学习如何利用HDL编码器探索设计选择调整到特定的速度和区域限制。使用HDL Coder,您可以调用几个优化特性,这些特性允许您共享硬件资源以减少面积占用,并允许您流水线设计以提高设计的时钟频率。
MathWorks工程师将展示对HDL编码器的最新改进,它使迭代工作流在从Simulink模型、MATLAB代码和状态流图生成可合成Verilog和VHDL时探索速度/区域设计空间。金宝app
我们将讨论以下议题:
主持人:Girish Venkataramani是HDL优化和HW/SW协同设计组的团队领导。自2007年以来,他一直致力于HDL Coder产品,是该产品的编译器基础设施和HDL(速度/面积)优化框架的首席架构师。在加入MathWorks之前,Girish研究了几个涉及不同C-to-HDL编译工具的研究问题。他拥有卡内基梅隆大学(Carnegie Mellon University)的电子和计算机工程博士学位,在那里他探索了异步C-to-HDL编译器中的性能分析和优化问题。他拥有加州大学河滨分校计算机科学硕士学位。
记录日期:2014年1月30日
你也可以从以下列表中选择一个网站:
请选择表现最佳的中国网站(中文或英文)。MathWorks的其他国家网站并没有针对您所在位置的访问进行优化。