这个演示介绍了一个高级合成(HLS)工作流程,用于在诺基亚使用的无线通信SoC知识产权(IP)的快速原型设计。演示文稿介绍了ASIC的设计和FPGA原型工作流程,并提供了针对HLS的良好设计实践。演示还研究HDL代码生成HDL Coder™,在工作流程期间可能的问题,以及克服这些问题的解决方案。金宝搏官方网站检查HLS工作流程,使用示例设计进行缩放并限制IQ数据的功率。此演示文稿显示了FPGA环境中设计的验证。它专注于评估HDL编码器HLS工作流程的使用和优势,该工作流针对SOC的快速原型设计。
该视频包括演示文稿的亮点。有关更多详细信息,请查看全长录音。