Microsemi FPGA和SOC

在Microsemi设备上建模、验证和编写算法。

领域专家和硬件工程师使用MATLAB®和模拟金宝app®开发用于MicroEMI部署的原型和生产应用程序®FPGA和SoC器件。使用MATLAB和Simulin金宝appk，您可以:

  • 在系统级对硬件架构进行建模
  • 在不写任何代码的情况下编写FPGA程序
  • 使用MATLAB和Simulink工具模拟和调试FPGA金宝app
  • 执行生产FPGA和SoC设计

“作为一名机电系统工程师，我的专业知识是控制系统及其模型，而不是HDL和FPGA。通过基于模型的设计，我可以利用我对控制器和被控制系统的洞察力和知识来完成FPGA工程师通常做的更多工作，并减少他们的工作量。”

罗布·雷林，戴姆康

建模FPGA编程

添加硬件架构使用MATLAB和Simulink你的算法。金宝app这包括定点量化(30:45)，这样你就可以更有效地利用资源原生浮点(9:19)代码生成，因此您可以更轻松地fpga程序．重用你的测试和极好的参考算法模拟每个连续细化。

HDL编码器™直接从HDL-准备Simulink和MATLAB功能块生成可综合VHDL或Verilog的应用，如金宝app信号处理那无线通信那电机和功率控制,图像/视频处理．

了解更多

探索产品下载188bet金宝搏

Microsemi的编程的FPGA和SoC

HDL Coder指导您通过步骤直接从Simulink编程FPGA或SoC，而无需编写任何一行代码。金宝app从HDL Coder，您可以优化和生成可合成的VHDL或Verilog以及axis接口，以插入SoC。从那里你可以调用嵌入式编码器®生成C/ c++来编写在嵌入式处理器上运行的软件。

使用HDL编码器，您可以指定Microsemi FPGA作为目标设备。你可以自动创建一个自由人®SoC设计套件项目，执行综合，并运行地点和路线。

了解更多

探索产品下载188bet金宝搏

FPGA仿真与调试

HDL Verifier™可重用MATLAB和Simulink测试环境来验金宝app证FPGA设计。

与协同仿真(35分)，您可以自动运行MATLAB或Simulink测试台，连接到Verilog或VHDL设金宝app计，并在Mentor Graphics或Cadence design Systems的模拟器中运行。

FPGA在环仿真将MATLAB或Simulink测试台连接到支持金宝app的金宝appMicrosemi的FPGA开发板通过以太网。

测试你的实现设计在MATLAB或Simulink的测试平台。金宝app

了解更多

探索产品下载188bet金宝搏

生产FPGA和SoC设计

领域专家和硬件工程师使用MATLAB和Simulink进行合作生产的FPGA和SoC设计金宝app无线的那图像/视频处理（20点59分）那电机和功率控制(24:20),安全至上应用程序。

HDL编码器的高级合成优化(49:42)帮助您实现设计目标，同时保持生成的RTL、模型和需求之间的可跟踪性，这对于高完整性工作流（如DO-254．连同可合成的VHDL和Verilog, HDL编码器生成IP核可轻松插入Libero进行系统集成。和HDL验证器生成验证模型(19)这有助于加速试验台发展

了解更多

探索产品下载188bet金宝搏

让我们知道我们可以如何帮助你。

联系我们进行定制评估，并根据您的需求获得定价。

开始