(已删除)带有频率抽取(DIF)的根-2 FFT -为HDL代码生成而优化
的高密度脂蛋白流FFT块已被移除。使用FFT HDL优化块的体系结构参数设置为流基数2 ^ 2
,而不是。有关更多信息,请参见使用FFT HDL优化块实现FPGA的FFT.
过时了
dspobs
HDL流FFT块返回的结果与FFT块的Radix-2 DIF算法返回的结果相同。
块有这些输入端口:
喧嚣
:输入数据信号。编码器需要复杂的定点信号。
开始
:布尔控制信号。当开始
断言为true (1), HDL流FFT块启动对数据帧的处理。
块有这些输出端口:
dout
:数据输出信号。
dvalid
:布尔控制信号。当有效的输出数据流在dout
端口。
准备好了
:布尔控制信号。HDL流FFT块断言该信号为真(1),以表明它已经准备好处理新帧。
HDL流FFT模块以两种模式之一运行:
连续的数据流模式:在这种模式下,HDL流FFT块期望在喧嚣
.在初始延迟之后,块产生一个连续的数据流dout
.
非连续数据流模式:在这种模式下,HDL流式FFT块接收非连续的流数据突发喧嚣
.在初始延迟之后,块产生非连续的流数据突发在dout
.
控制信号的行为决定了块的计时模式。
断言的开始
信号(活跃的高)触发处理HDL流FFT块。要启动连续的数据流处理,请断言开始
以下列其中一种方式发出信号:
保持高启动信号(如图“启动信号保持高的连续数据流”所示)。
每N个时钟周期脉冲启动信号,其中N为FFT长度(如图“脉冲启动信号连续数据流”所示)。
一个时钟周期后开始
触发器时,块开始加载数据喧嚣
.在第一帧流数据之后,块开始接收下一帧流数据。
同时,该模块对输入的数据帧进行FFT计算,并连续输出结果dout
.该HDL流FFT块断言和贬低准备好了
和dvalid
自动信号。块断言dvalid
当输出数据流有效时为高。块断言准备好了
高表示该块已准备好加载新数据帧。当准备好了
为低,则该块忽略开始
信号。
下图展示了连续的数据流。每个数据帧对应于N个输入数据值的流,其中N是FFT长度。
开始信号保持高电平的连续数据流
请注意
的开始
信号可以是单周期脉冲;对于整个数据帧,它不需要保持高值。当一帧处理开始时,进一步的脉冲继续开始
不要影响帧的处理。然而,一个开始
脉冲必须出现在每个数据帧的开始。
脉冲启动信号的连续数据流
在这种模式下,HDL流FFT块在喧嚣
.在初始延迟之后,块产生非连续的流数据突发在dout
.当存在以下条件时,数据帧之间会发生中断:
的开始
信号不能断言每个N个时钟周期(其中N是FFT长度)
的开始
信号不是一直保持在高电平。
非连续数据流模式允许您更灵活地确定输入数据流之间的间隔。
HDL流FFT块的初始延迟是以下时间之间的间隔:
块开始接收第一帧输入数据的时间
块断言的时间dvalid
并生成第一个有效的输出数据。
初始延迟表示块用于加载数据帧,计算FFT,并输出第一个输出帧的开始的时间。下图说明了初始延迟。
如果您选择了阻止选项在掩码上显示计算的初始延迟时,块图标显示初始延迟。显示器用Z表示延迟时间- n,其中n为样本的延迟时间。
FFT长度
默认值:1024
FFT长度必须是2的幂,在2的范围内3.到216.
舍入模式
默认值:地板上
HDL流FFT块支持FFT块的所有舍入模式。金宝app看到也FFT块参考。
溢出模式
默认值:包装
HDL流FFT块支持FFT块的所有溢出模式。金宝app看到也FFT块参考。
正弦表
默认值:与输入的字长相同
选择如何指定sin表值的字长。正弦表值的分数长度等于单词长度减1。
当您选择与输入的字长相同
,正弦表值的字长与块输入的字长相匹配。
当您选择指定字长
,可以输入正弦表值的字长,以位为单位,在正弦表字长字段。正弦表值不服从舍入模式和溢出模式参数。他们总是饱和和圆最近的
.
产品输出
默认值:同样作为输入
使用此参数指定如何指定产品输出字和分数长度:
当您选择同样作为输入
,这些特性与块的输入特性相匹配。
二进制扩展点
:输入输出乘积的单词长度和分数长度,以位为单位产品字长和产品部分的长度字段。
蓄电池
默认值:同样作为输入
使用此参数指定如何指定累加器单词和分数长度:
当您选择与产品产量相同
,这些特性与产品输出的特性相匹配。
当您选择同样作为输入
,这些特性与块的输入特性相匹配。
二进制扩展点
:在中输入单词长度和累加器的分数长度,以位为单位蓄电池字长和蓄电池部分的长度字段。
输出
默认值:同样作为输入
选择如何指定输出单词长度和分数长度:
同样作为输入
:这些特性与块的输入特性相匹配。
二进制扩展点
:让您输入输出的字长和分数长度,以位为单位,在输出字长和输出部分的长度字段。
以位反序输出
默认值:从
On:输出数据流为位反序。
灭:输出数据流正常。
有关位反转效果的更多信息,请参见线性和位反输出顺序.
在掩码上显示计算的初始延迟
默认值:从
开:块图标显示初始延迟为Z- n,其中n为样本的延迟时间。
灭:块图标不显示初始延迟。
请注意
正弦表,产品输出,蓄电池,输出不支持:金宝app
通过内部规则继承
斜率和偏差量表
HDL Coder™提供了影响HDL实现和合成逻辑的额外配置选项。
这个块有一个单独的、默认的HDL架构。
ConstrainedOutputPipeline | 通过在设计中移动现有延迟而放置在输出处的寄存器数。分布式管道不会重新分发这些寄存器。默认值是 |
InputPipeline | 要插入生成代码的输入管道阶段的数目。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是 |
OutputPipeline | 要插入生成代码的输出管道阶段的数量。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是 |