主要内容

提高HDL实现模型产生的采样率Simscape算法

如果你在设计你的算法通过使用Simscape™切换线性块,您可以运行Simscape产生高密度脂蛋白HDL工作流顾问实现模型。当你打开HDL实现模型,你看到HDL算法模型使用模型状态方程表示金宝app®块为HDL代码生成是兼容的。了解更多关于Simscape HDL工作流顾问,明白了Simscape HDL工作流顾问的任务(高密度脂蛋白编码器)。

采样频率

当你生成HDL代码和部署到FPGA的植物模型,您可能希望提高采样频率。采样频率取决于这些参数:

  • FPGA时钟频率

  • 过采样因子

  • 解算器的迭代次数

提高采样率,你想最大化FPGA时钟频率,减少过采样因素和规划求解的迭代的数量。当你提高采样率,确保更新后的采样频率相当于固定采样时间为你指定的原装Simscape模型通过使用解算器配置块。更多地了解如何使用这一块在你的模型在运行Simscape HDL工作流顾问之前,看到的生成Simscape的HDL代码模型(高密度脂蛋白编码器)。

前一节中使用boost变换器模型作为一个例子来说明如何修改过采样因子和求解的迭代的数量,提高采样率。

提高转炉模型

这个示例使用boost变换器模型来说明样本的变化时间生成的HDL实现模型和保存的过采样因素模型。

  1. 开放的boost变换器模型。学习如何提高转换器实现,打开Simscape_system子系统。打开提高变换器的模型,在MATLAB中®命令窗口中,输入:

    open_system (“sschdlexBoostConverterExample”)open_system (“sschdlexBoostConverterExample / Simscape_system”)

    你会发现模型在样本的时间运行1 e-6。的样品时间200年e-9对应的样本时间源驱动Simscape算法。

  2. 打开Simscape HDL工作流模型顾问:

    sschdladvisor (“sschdlexBoostConverterExample”)

  3. 运行的工作流生成实现模型的任务。

    运行这个任务后,你看到的链接生成的HDL实现模型。点击链接打开HDL实现模型。

  4. 模拟HDL实现模型。当您导航模型高密度脂蛋白算法模型使用的子系统,可以看到单数据类型和运行在一个示例200年e-9,这是5倍的原始Simscape模型。

  5. 运行这个命令查看HDL保存在模型的参数设置:

    hdlsaveparams (“gmStateSpaceHDL_sschdlexBoostConverterExamp”)

    % %设置模型的gmStateSpaceHDL_BoostConverter_HDL HDL参数hdlset_param (‘gmStateSpaceHDL_BoostConverter_HDL’,‘FloatingPointTargetConfiguration’,……hdlcoder。createFloatingPointTargetConfig (“NativeFloatingPoint”……“LatencyStrategy”,“最小值”)…);hdlset_param (‘gmStateSpaceHDL_BoostConverter_HDL’,‘HDLSubsystem’,……“gmStateSpaceHDL_BoostConverter_HDL”);hdlset_param (' gmStateSpaceHDL_BoostConverter_HDL ', ' MaskParameterAsGeneric ', '对');hdlset_param (gmStateSpaceHDL_BoostConverter_HDL,过采样,60);%设置子系统HDL参数hdlset_param (“gmStateSpaceHDL_BoostConverter_HDL / HDL子系统”,“FlattenHierarchy”,“上”);%设置子系统HDL参数hdlset_param (“gmStateSpaceHDL_BoostConverter_HDL / HDL子系统/ HDL算法/更新/繁殖状态”,… 'SharingFactor', 1);

高密度脂蛋白参数保存表明模型具有本机浮点模式启用和使用过采样因子的60并已延迟策略设置为最小值。这个默认值选择的解算器迭代和高密度脂蛋白的结合参数提供了一种最优之间的权衡过采样因素和目标FPGA时钟频率和采样频率的提高。进一步提高采样频率,减少迭代次数和过采样因素。

减少数量的迭代解算器

对于每个模式的物理系统,切换线性工作流程到达一个整数表示。解决方法是迭代和执行多个计算来确定正确的模式下一个时间步。一定数量的迭代之后,下一个时间步的产值就从之前的时间步一样的价值。这种一致性在输出值表示正确的解算器的迭代次数。

顾问在默认情况下选择一个最优值解算器的迭代的数量。看到使用迭代解算器的数量(高密度脂蛋白编码器)。提高采样率,降低求解的迭代的数量。解算器的迭代的数量取决于各种因素如你的设计的复杂性,在工作流的设计模式的数量计算,等等。

在生成实现模型Simscape HDL工作流顾问的任务:

  1. 开始减少解算器的迭代次数等一个值3

  2. 选择为实现模型生成验证逻辑,然后生成HDL实现模型。

  3. 模拟HDL实现模型和开放诊断查看器来验证该模型不显示警告或断言。

如果你看到警告或断言,它表明仿真不匹配,因为您指定的迭代解算器数量不够在状态方程计算所需数量的模式设计。解决不匹配通过增加验证逻辑公差值或迭代解算器的数量。改变浮点精度来双不推荐。双精度的操作有很大的延迟,需要一个大过采样因子分配足够的延迟,降低了采样频率。看到HDL实现模型Simscape算法进行验证(高密度脂蛋白编码器)。

利用过采样因子和延迟策略

的过采样因子(高密度脂蛋白编码器)指定FPGA时钟频率的因素是一个多个采样率HDL实现模型的基础。HDL实现模型包含反馈回路和执行大型矩阵的乘法浮点数据类型内部的反馈循环。适应里面的大延迟这些浮点操作引入的反馈循环,代码生成器使用一个较大的值过采样因子与时钟频率流水线优化模型。有关更多信息,请参见策略1:全球过采样(高密度脂蛋白编码器)。

你改变的过采样因子和延迟策略结合浮点运算符。默认的过采样因子60给出了最优采样频率和最小延迟策略。实现最大的FPGA时钟频率,使用最大延迟策略。当你指定这个延迟策略,浮点操作引入延迟的最大数量。分配这些延迟,增加采样过密的因素。如果FPGA时钟频率的增加超过了过采样因子,增加你获得更高的采样频率。

改变延迟策略和过采样因子相结合的配置参数对话框:

  1. 在HDL代码生成>浮点窗格中,改变延迟策略来马克斯。

  2. 在HDL代码生成>全局设置窗格中,增加过采样因子等一个值One hundred.根据你的HDL设计的复杂性。

对于boost变换器模型,默认设置解算器的迭代次数设置为5,过采样因子设置为60,延迟策略设置为最小值提供最优采样频率。

另请参阅

功能

相关的话题