HDL Verifier™允许您测试和验证Verilog^®和硬件描述语言(VHDL)^®fpga、asic和soc的设计。您可以通过运行在MATLAB中的测试台来验证RTL^®或仿真金宝app软件^®使用协同仿真与HDL模拟器。这些相同的测试平台可以与FPGA和SoC开发板一起使用，以验证硬件中的HDL实现。

HDL Verifier提供了用于在Xilinx上调试和测试FPGA实现的工具^®和英特尔^®董事会。您可以使用MATLAB对内存映射寄存器进行读写，以便在硬件上测试设计。您可以将探针插入设计中，并设置触发条件，将内部信号上传到MATLAB中进行可视化和分析。

HDL验证器生成用于RTL试验台的验证模型，包括通用验证方法(UVM)试验台。这些模型在支持SystemVerilog直接编程接口(DPI)的模拟器中本机运行。金宝app