主要内容

模拟诊断

SoC Blockset™能够在Simulink中模拟和评估内存事务金宝app®无需将模型部署到SoC设备。使用此诊断信息来分析模型的性能，并根据需要进行调整以满足所需的系统性能需求。模拟生成两种类型的内存流量可视化:

  • 模拟性能图-提供模型内存系统的高级性能诊断。内存带宽、突发计数和事务延迟是根据模型的模拟计算的。您可以查看模型中每个内存主控制器的信息，或者从内存控制器查看总体视图。

  • 缓冲和突发波形-提供模拟突发事务调试信息，包括缓冲区的使用。

您还可以从FPGA上运行的设计中捕获实际带宽、突发数和延迟测量值，并查看有关各个突发事务的信息。此信息通过包含AXI互连监视器FPGA设计中的IP，并从主机通过JTAG AXI主连接查询数据。看到来自FPGA执行的内存性能信息．

缓冲和突发波形

SoC Blockset支持测井模拟信号，并使用可视化的测井信号逻辑分析仪．要启用信号记录，请设置内存诊断级别来基本诊断信号在配置参数的模型下硬件实现>目标硬件资源>FPGA设计(调试)．

在模拟模型之后，定位逻辑分析仪在Simulink窗口的顶部。金宝app

的逻辑分析仪工具提供了信号波形的可视化，以显示内存模型的各种事件的时间。

的逻辑分析仪显示来自内存控制器从内存通道块。

  • 破裂的波形

    来自内存控制器的波形包括来自系统中主机的爆发信息。波形是用颜色编码的，以区分不同的大师。这些波形可以通过共享内存深入了解每个主序列。对于每个master，查看以下信号:

    • BURST_EXECUTION_EVENT:当前突发请求的状态。有效状态为:无(空闲)、请求、执行中、完成。有关内存控制器状态的详细信息，请参见内存控制器．

    • ReqID:当前突发请求标识符。在整个模拟过程中唯一的递增数字。

    • burstTransfersCompleted:传输突发的运行计数。如果内存通道中没有丢弃突发，则传输的突发计数匹配ReqID．如果脉冲被丢弃，ReqID变得比这个计数大。

    • BytesTransferred:传输字节的运行计数。

    仿真后信号如下图所示使用流量发生器分析内存带宽．

    波形包括四个主信号的突发信息，以不同的颜色显示。此信息与内存控制器延时图．

  • 缓冲波形

    来自内存通道的波形包括通道中缓冲区读写事务的信息。属性指定的几个缓冲区将每个内存区域划分为缓冲区数量参数。内存通道块。写入器填充缓冲区，读取器清空缓冲区。这些波形可以深入了解给定区域的写入器和读取器的顺序。缓冲波形包括以下信号:

    • REGION_BUFFER_EVENT:当前缓冲区请求的状态。有效状态为:无(空闲)、请求、执行中、完成。有关内存通道状态的详细信息，请参见内存通道．

    • BufReqID:当前缓冲区请求的标识符。在整个模拟过程中唯一的递增数字。

    • BufferAddress:当前缓冲区的起始地址偏移量。当模拟循环通过缓冲区时，缓冲区地址重复，反映缓冲区的地址边界。

    • BufGntCurrentBuf:当前活动的缓冲区，指定从1到通道中的缓冲区数量。BufGntCurrentBuf指向写入的缓冲区(在写入端)，或读取的缓冲区(在读取端)。

    • BufRelCurrentBuf:读取器或写入器当前释放的缓冲区，从1到通道中的缓冲区数量。在读取端，当缓冲区被释放时，写入器可以使用它进行写入。在写入端，当缓冲区被释放时，读取器可以读取它。

    • BufAvail:当前可供读取器读取的缓冲区数量。这个值在读取端和写入端是相同的。

    • BufTransfersCompleted:传输缓冲区的运行计数。如果内存区域内没有缓冲区被丢弃，则传输的缓冲区计数匹配BufReqID．如果缓冲区被删除，BufReqID比这个数大。

    • icFIFOEntries:写入互连FIFO的突发数。

    • icFIFODroppedCount:互连FIFO丢弃的突发数。

  • 下图为模拟后的缓冲区信号使用视频帧缓冲区的直方图均衡化．

您可以将内存模型操作与协议接口联系起来，以了解您的模型的性能。下图显示了如何将内存模型操作与协议接口关联起来。

另请参阅

||

相关的话题