FPGA数据捕捉组件发生器
配置和生成FPGA数据捕捉组件
描述
的FPGA数据捕捉组件发生器工具配置和生成组件用于捕获数据从设计运行在一个FPGA。生成的组件捕获窗口从FPGA的信号数据,并返回数据MATLAB®或仿真金宝app软件®。
使用这个工具,您必须有一个现有HDL设计和FPGA的项目。捕捉信号,高密度脂蛋白校验™生成一个IP核心,你必须融入你的HDL项目,和部署到FPGA的设计。
的生成按钮在这个工具生成这些组件:
高密度脂蛋白的IP核心,集成到FPGA设计。连接的信号你想捕获和使用触发器,并连接一个时钟和时钟启用。
生成报告,生成的文件列表,并为下一步指示。
工具设置参数和捕获数据以MATLAB工作区。看到FPGA数据捕获。
定制版的
hdlverifier.FPGADataReader
系统对象™,它提供了一种替代方法,编程,配置和捕获数据的方法。金宝app仿真软件模型,其中包含一个定制的FPGA数据阅读器块。如果你有一个DSP系统工具箱™许可证,这个模型流到捕获的信号逻辑分析仪波形查看器。否则,范围块显示信号。
一个工作流的概述,请参阅数据采集流程。
打开发生器FPGA数据捕捉组件
在MATLAB命令提示符,输入:
generateFPGADataCaptureIP
重新加载最新的参数设计、使用恢复
论点:
generateFPGADataCaptureIP (“恢复”,真正的);
参数
港口端口名称
——输入端口的名称生成的IP
特征向量|字符串标量
这个名字没有在高密度脂蛋白文件匹配信号的名字。这个名字是用来:
输入端口上生成的HDL IP核。内部的IP,这个信号路由到捕获缓冲区,或使用作为触发条件的一部分,这取决于你的选择使用。
获取的数据结构字段返回到MATLAB工作区
端口上生成的模型块金宝app
表的信号触发和数据类型参数编辑捕捉时间
数据类型:字符
|字符串
位宽
——在信号的比特数
正整数
这个数字是用于生成HDL IP端口定义,并有助于捕获缓冲区的总宽度。您可以指定捕获数据的数据类型在捕获时间。
请注意
如果你没有定点设计师™数据捕获只能返回内置的数据类型,如uint8
。您必须指定端口生成的大小相匹配的IP内置的数据类型,1、8、16、32、64位。我们建议定点设计师使定点数据类型和捕获信号的大小。
使用
——如何在IP路由逻辑信号
触发和数据
(默认)|数据
|触发
当你指定一个信号数据
样本信号捕获,缓冲,回到MATLAB,但它不能导致一个触发条件。当你指定一个信号触发
,可以定义一个触发条件捕获时间,但不捕获并回到了MATLAB。您还可以指定作为信号触发和数据
。
生成的IP名称
——生成组件的名称
datacapture
(默认)|特征向量
这个名字是用来生成的HDL IP核,系统对象,仿真软件模型。金宝app
FPGA供应商
- FPGA和软件供应商
阿尔特拉
(默认)|赛灵思公司
可用的供应商依赖于高密度脂蛋白校验支持包安装。金宝app为阿尔特拉有单独的支持包金宝app®和Xilinx®董事会。
生成的IP语言
——语言用于生成HDL IP核心
硬件描述语言(VHDL)
(默认)|Verilog
选择语言用于生成的HDL IP核Verilog
或硬件描述语言(VHDL)
。
连接类型
类型的连接通道
JTAG
(默认)|以太网
选择类型的连接通道JTAG
或以太网
。
请注意
以太网连接仅供Xilinx FPGA板。
目标文件夹
——位置保存生成的文件
hdlsrc
(默认)向量| |字符字符串标量
位置保存生成的文件,指定为一个文件夹的名字在主机电脑。
数据类型:字符
|字符串
样本深度
——样品数量为每个信号捕获
128年
(默认)|256年
|512年
|1024年
|2048年
|4096年
|8192年
|16384年
|32768年
|65536年
|131072年
|262144年
|524288年
|1048576
使用这个参数指定内存的大小在生成的HDL IP核心。记忆的宽度是总宽度的数据信号。
当您指定样本深度,考虑windows你计划的数量配置读取数据时,因为他们一起每个捕获窗口的窗口深度的影响。的窗口深度是样本深度除以捕获的窗口数量。指定捕获的窗口数量在FPGA数据捕获工具。
例如,如果样本深度是4096年
和捕获的窗口数量是4
,然后1024年每个捕获窗口有一个窗口深度。
马克斯触发阶段
最大数量的触发阶段提供触发条件
1
(默认)|从1到10的整数
使用这个参数来启用顺序触发。获取指定的数据从一个FPGA,给一组触发条件在多个阶段。
当你指定马克斯触发阶段考虑引发阶段的最大数量,你计划配置触发条件。指定引发阶段使用的数量数量的触发阶段参数FPGA数据捕获工具。
例如,如果马克斯触发阶段是4
,然后数量的触发阶段可以1
,2
,3
,或4
。