当设计在FPGA上运行时,使用FPGA数据捕获来观察来自设计的信号。该特性从FPGA捕获信号数据窗口,并将数据返回给MATLAB®或仿真金宝app软件®.
有两个工作流程来捕获数据从FPGA板到MATLAB或Simulink:金宝app
当您使用HDL Coder™生成HDL IP时,使用HDL Workflow Advisor生成数据捕获IP并将其集成到设计中。
如果您有一个现有的HDL设计,HDL验证™提供工具来生成数据捕获IP。然后,手动将生成的IP集成到FPGA设计中。
为了从你的设计中捕获信号,HDL验证器生成一个与MATLAB通信的IP核。使用HDL Coder工作流自动集成的数据捕获IP核心在您的设计。否则,手动将此IP核集成到您的HDL项目中,并将其与其他设计一起部署到FPGA中。然后,使用以下方法之一来捕获数据。
为捕获数据MATLAB - HDL验证器生成一个定制的应用程序,返回捕获的信号数据。或者,您可以使用生成的System对象™以编程方式捕获数据。
为了捕获数据到Simulink - HDL验金宝app证器生成一个块,有输出端口对应的信号捕获。
在这两种情况下,您都可以为捕获的数据指定数据类型、要捕获的窗口数量,以及控制何时采样数据的触发条件。
当设计在FPGA上运行时,首先生成的IP核等待您指定的触发条件。通过匹配一个或多个信号的特定值来定义触发条件。当检测到触发器时,该逻辑将指定的信号捕获到缓冲区,并通过JTAG接口将数据返回给主机。然后,您可以在您的MATLAB工作区或Simulink模型中分析和显示这些信号。金宝app
当你使用高密度脂蛋白工作流顾问要生成你的HDL设计,首先在Simulink中标记有趣的信号作为测试点。金宝app使用以下命令配置您的设计高密度脂蛋白工作流顾问:
通过选择为测试点启用HDL DUT端口生成选项设置目标接口的一步。有关更多信息,请参见设置目标接口(高密度脂蛋白编码器).
将测试点信号连接到FPGA的Data Capture - JTAG接口设置目标接口的一步。
中为数据收集设置缓冲区大小和最大序列深度生成RTL代码和IP核的一步。有关更多信息,请参见生成RTL代码和IP核(高密度脂蛋白编码器).
然后,运行剩下的步骤来为您的设计生成HDL并对FPGA进行编程。数据捕获IP核心集成在生成的设计中。你现在已经准备好了捕获数据.
在捕获FPGA数据之前,首先指定要捕获哪些信号,以及要返回多少采样。使用FPGA数据捕获组件生成器配置这些和其他设置,并生成HDL IP核心。IP核心包括:
每个要捕获或用作触发条件一部分的信号的端口
内存捕获您要求的每个信号样本的数量
JTAG接口逻辑与MATLAB进行通信
可以在运行时配置的触发器逻辑
一个准备捕捉信号来控制数据流从FPGA
该应用程序还生成一个定制的FPGA数据捕获与FPGA通信的系统对象和模型。
为了MATLAB与FPGA通信,必须将生成的HDL IP核集成到FPGA设计中。如果你使用高密度脂蛋白工作流顾问为了生成数据捕获IP,这一步是自动的,数据捕获IP在单时钟速率上运行,这是在测试中设计(DUT)的主要时钟。否则,请按照生成报告中的说明操作。将生成的HDL文件添加到hdlsrc
文件夹到您的FPGA项目。然后,实例化HDL IP核,datacapture
,并将其连接到您要求捕获和触发器的信号。编译项目,并使用新的图像编程FPGA。
FPGA数据捕获IP核通过JTAG电缆在您的FPGA板和主机计算机之间进行通信。确保电缆已连接。在捕获数据之前,您可以为捕获的数据设置数据类型,并设置触发器条件来指定何时捕获数据。要配置这些选项并捕获数据,您可以:
打开FPGA数据捕获设置触发器和数据类型参数,然后将数据捕获到MATLAB工作区中。
派生的生成的System对象hdlverifier。FPGADataReader
.使用System对象的方法和属性设置数据类型和触发条件,然后调用对象来捕获数据。
在Si金宝appmulink中,打开生成的模型并配置FPGA数据阅读器块。然后运行模型来捕获数据。
捕获数据并将其导入MATLAB工作区或Simulink模型之后,就可以分析、验证和显示数据了。金宝app
FPGA数据捕获|FPGA数据捕获组件生成器|FPGA数据阅读器|hdlverifier。FPGADataReader