主要内容

FPGA数据捕获

从现场FPGA捕获信号数据

当设计在FPGA上运行时，使用FPGA数据捕获来观察来自设计的信号。该特性从FPGA捕获信号数据窗口，并将数据返回给MATLAB®或仿真金宝app软件®．为了捕获信号，HDL Verifier™生成一个IP核，您必须将其集成到您的HDL项目中，并与您的其余设计一起部署到FPGA。HDL验证器还生成一个工具，系统对象™，和Simulink模型，与FPGA通信并返回数据到MATLAB或Simu金宝applink。

获取FPGA数据:

  1. 生成自定义组件和IP核。为生成的IP指定端口名称和大小。这些端口连接到您想要捕获的信号，以及您想要用作触发器来控制捕获何时发生的信号。

  2. 将生成的IP集成到您的FPGA设计中，并将设计部署到您的FPGA板。

  3. 使用生成的工具、System对象或Simulink模型来捕获用于分析、验证或显示的数金宝app据。您可以配置一个触发条件来控制捕获何时发生。

看到数据采集流程．

工具

FPGA数据捕获组件生成器 配置和生成FPGA数据捕获组件
FPGA数据捕获 捕获数据从现场FPGA到MATLAB工作空间交互

功能

hdlverifier。FPGADataReader 捕获数据从现场FPGA到MATLAB工作空间

块

FPGA数据阅读器 捕获数据从现场FPGA到金宝app模型

主题

数据采集流程

从运行在FPGA上的设计中捕获信号数据的高级步骤。

触发器

使用触发条件来捕获FPGA上关于特定事件的数据。

数据捕获的设计注意事项

FPGA数据捕获的信号、定时和JTAG限制。

特色的例子

使用FPGA数据捕获从英特尔FPGA板读取音频信号

使用FPGA数据捕获从英特尔FPGA板读取音频信号

使用FPGA数据捕获与现有的HDL代码读取FPGA内部信号。我们从一个现有的FPGA设计开始，实现芯片上的模拟数字转换器(ADC)来采样音频信号。ADC IP公开了用于控制的Avalon内存映射(MM)从接口和用于数据输出的Avalon流接口。这个FPGA设计已经包含了一个简单的Avalon MM master来启动ADC。我们将使用FPGA数据捕获功能从Avalon流接口收集ADC输出数据到MATLAB工作空间。
流音频信号从英特尔FPGA板使用ready-to-capture信号

流音频信号从英特尔FPGA板使用ready-to-capture信号

使用准备捕捉信号在FPGA数据捕获与现有的HDL代码读取FPGA流信号。这个例子从一个现有的FPGA设计开始，该设计实现了片上模拟到数字转换器(ADC)来采样音频信号。ADC IP公开了用于控制的Avalon内存映射(MM)从接口和用于数据输出的Avalon流接口。现有的示例包含一个简单的Avalon MM主程序来启动ADC。使用FPGA Data Capture从Avalon流接口收集ADC输出数据，并将其流到MATLAB工作空间。

HDL验证器支持包的Int金宝appel FPGA板文档

金宝app

试试MATLAB、Sim金宝appulink和其他产品下载188bet金宝搏

得到审判现在