信号捕获

要开始使用FPGA数据捕获，必须为生成的IP指定端口名称和大小。然后，您将这些端口连接到您想要捕获的设计中的信号。您可以在1到128位之间指定位宽。捕获数据的默认数据类型取决于该位宽度。

FPGA数据捕获工具不会限制您可以捕获的信号总数或位。仅受FPGA上的硬件资源使用仅限于您的FPGA。选择捕获缓冲区的信号和深度时，请考虑FPGA所需的内存和信号路由资源。

在里面FPGA数据捕获组件生成器，您可以指定用于使用的信号数据或者扳机。将信号指定为数据时，信号被捕获到样本缓冲区并返回到MATLAB^®，但它无法促成触发条件和捕获条件。数据信号在FPGA上使用内存资源。将信号指定为触发时，它可用于在捕获时间定义触发条件和捕获条件，但未捕获并返回到MATLAB。触发信号在FPGA上使用逻辑资源。您还可以指定信号用作触发器和数据。

在捕获时间，您可以将返回到MATLAB或SIMULINK的变量的数据类型配置金宝app^®。您可以选择内置类型，或使用Fixed-Point Designer™，您可以指定固定点数据类型。如果您没有固定点设计器，则数据捕获只能返回内置数据类型，例如uint8.。在这种情况下，您必须为生成的IP指定匹配内置数据类型的大小的端口，即1,8,16,32或64位。

捕获时机

数据捕获功能每次请求捕获时都会捕获数据的固定大小缓冲区。该功能不会将来自FPGA的连续数据流传输到MATLAB或SIMULINK中。金宝app您可以立即捕获缓冲区，或者您可以在捕获缓冲区时配置逻辑触发条件以控制。您可以在检测到触发器中的循环中配置捕获的定时，并配置触发事件的多个窗口的捕获。您还可以配置逻辑捕获条件以过滤要捕获的数据。虽然数据捕获IP等待触发器，但捕获数据，并将捕获的数据返回到MATLAB，无法启动新的捕获请求。因此，您无法从FPGA捕获反向缓冲区。

使用此功能来调查特定事件周围的设计行为或偶尔对数据进行采样，而不是连续观察。有关如何使用触发条件和捕获条件的详细信息，请参阅触发和捕获条件， 分别。

JTAG考虑因素

生成的数据Capture IP可以使用使用JTAG连接的其他IPS在设计中共存，例如Altera^®signaltap II或Xilinx^®Vivado^®逻辑分析仪核心。但是，只有其中一个应用程序一次可以使用JTAG电缆。你必须关闭FPGA数据捕获工具或模型，或释放对象，以返回其他应用程序的JTAG资源。

JTAG电缆最常见的冲突使用是重新编程FPGA。您必须在使用电缆编程FPGA之前停止任何FPGA数据捕获或AXI Manager JTAG连接。

主计算机和FPGA之间的最大数据速率受JTAG时钟频率的限制。适用于英特尔^®板，JTAG时钟频率为12或24 MHz。对于Xilinx板，JTAG时钟频率为33或66 MHz。JTAG频率取决于电缆类型和FPGA板支持的最大时钟频率。金宝app