主要内容

FPGA数据捕获组件生成器

配置和生成FPGA数据捕获组件

在页面中全部展开

描述

的FPGA数据捕获组件生成器工具配置和生成用于从FPGA上运行的设计捕获数据的组件。生成的组件从FPGA捕获信号数据窗口，并将数据返回到MATLAB®或仿真金宝app软件®．

FPGA数据捕获组件生成器工具

要使用这个工具，您必须有一个现有的HDL设计和FPGA项目。为了捕获信号，HDL Verifier™生成一个IP核，您必须将其集成到您的HDL项目中，并与您的其余设计一起部署到FPGA。

的生成按钮生成以下组件:

  • HDL IP核，集成到您的FPGA设计。连接您想要捕获并用作触发器的信号，并连接时钟和时钟使能。

  • 生成报告，带有生成文件的列表和下一步的说明。

  • 工具，设置捕获参数和捕获数据到MATLAB工作区。看到FPGA数据捕获．

  • 自定义版本的hdlverifier。FPGADataReader系统对象™，它提供了一种可选的、程序化的方式来配置和捕获数据。

  • 金宝app包含自定义的Simulink模型FPGA数据读取器块。如果您拥有DSP System Toolbox™许可证，则此模型将捕获的信号传输到逻辑分析仪波形查看器。否则,范围Block显示信号。

有关工作流概述，请参见数据采集工作流程．

打开FPGA数据捕获组件生成器

在MATLAB命令提示符下，输入:

generateFPGADataCaptureIP

要重新加载最新设计的参数，请使用恢复论点:

generateFPGADataCaptureIP (“恢复”,真正的);

例子

参数

港口

该名称不必与您的HDL文件中的信号名称相匹配。此名称用于:

  • 生成的HDL IP核上的输入端口。在IP内部，该信号被路由到捕获缓冲区，或作为触发条件和捕获条件的一部分使用，这取决于您对的选择使用．

  • 结构字段中捕获的数据返回到MATLAB工作空间

  • 生成的Simulink块上的端口金宝app

  • 在捕获时，触发器、捕获条件和数据类型参数编辑器中的信号表

数据类型:字符|字符串

这个数字用于生成HDL IP端口定义，并构成捕获缓冲区的总宽度。您可以在捕获时为捕获的数据指定数据类型。

请注意

如果没有定点设计器™，数据捕获只能返回内置数据类型，例如uint8．必须为生成的IP指定与内置数据类型(1、8、16、32或64位)大小匹配的端口。我们建议定点设计器启用任意大小的定点数据类型和捕获信号。

当指定一个信号为数据，信号被捕获到样本缓冲区并返回给MATLAB，但它不能贡献一个触发条件和捕获条件。当指定一个信号为触发，它可用于在捕获时定义触发条件和捕获条件，但不被捕获并返回到MATLAB。您还可以指定该信号被用作触发器和数据．

目标

这个名称用于生成的HDL IP核、System对象和Simulink模型。金宝app

可用的供应商取决于您安装的HDL验证器支持包。金宝app英特尔有独立的支持包金宝app®(阿尔特拉®)和Xilinx®董事会。

选择生成的HDL IP核使用的语言为Verilog或硬件描述语言(VHDL)．

选择连接通道的类型为JTAG或以太网．

请注意

以太网连接仅支持Xilinx FPGA板。

保存生成文件的位置，指定为主机上文件夹的名称。

数据类型:字符|字符串

捕获

使用此参数指定生成的HDL IP核中的内存大小。存储器的宽度是数据信号的总位宽。

在指定示例深度时，请考虑在读取数据时计划配置的窗口数量，因为它们共同影响每个捕获窗口的窗口深度。的窗口深度是样本深度除以捕获窗口的数量。方法指定捕获窗口的数量捕获窗口的数量参数。FPGA数据捕获工具或通过使用NumCaptureWindows的物业hdlverifier。FPGADataReader系统对象。

例如，如果样本深度为4096，捕获窗口的数量为4，那么每个捕获窗口的窗口深度为1024。

使用此参数启用顺序触发器。要从FPGA捕获指定的数据，请在多个阶段中给出一组触发条件。有关顺序触发器的更多信息，请参见顺序触发．

当您指定最大触发阶段，考虑您计划在其中配置触发条件的最大触发阶段数。方法指定触发器阶段的数量触发级数参数。FPGA数据捕获工具或通过使用NumTriggerStages的物业hdlverifier。FPGADataReader系统对象。

例如，如果触发器阶段的最大数量是4，那么触发器阶段的数量可以是1、2、3或4。

选择此参数可在HDL IP核中包含捕获条件逻辑。包含捕获条件逻辑，以使用捕获条件来控制从FPGA捕获哪些数据。HDL IP核在每个时钟周期评估捕获条件，只捕获满足捕获条件的数据。有关捕获条件的更多信息，请参见捕获的条件．

中设置捕获条件FPGA数据捕获工具或hdlverifier。FPGADataReader系统对象。

以太网设置

指定目标FPGA板上以太网端口的IP (internet protocol)地址为点号的四边形。目标IP地址必须为4个数字的集合，由0 ~ 255的整数组成，中间用3个点隔开。

依赖关系

若要启用此参数，请在目标部分，设置连接类型参数以太网．

指定目标FPGA板的UDP (user datagram protocol)端口号为255 ~ 65535之间的整数。

依赖关系

若要启用此参数，请在目标部分，设置连接类型参数以太网．

数据类型:单|双|int8|int16|int32|int64|uint8|uint16|uint32|uint64

选择以太网接口类型为GMII，信息产业部,或SGMII基于目标FPGA板的接口。

依赖关系

若要启用此参数，请在目标部分，设置连接类型参数以太网．

版本历史

在R2017a中介绍

另请参阅

主题