主要内容
用于Xilinx F金宝appPGA板的HDL编码器支持包
生成以下的HDL代码赛灵思公司开发板
用于Xilinx的HD金宝appL Coder™支持包®FPGA板支持Xilinx FPGA的IP核生成和FPGA交钥匙工作流程。金宝appIP核生成和FPGA交钥匙工作流程帮助您映射算法I/O到板载接口，生成HDL代码，并合成生成的代码。HDL Coder还提供了与Xilinx Vivado的集成®或Xilinx ISE将生成的代码合成为位流，您可以直接下载到Xilinx FPGA开发板上。
设置和配置
安装和安装支持包，以便与支持的第三方工具和硬金宝app件一起使用
硬件软件合作设计基础知识
了解硬件-软件协同设计工作流，以及如何使用workflow Advisor在FPGA板上运行算法
定制IP核一代
从您的DUT生成HDL IP核，用于部署到默认的系统参考设计或注册到板的自定义参考设计
自定义板和参考设计
定义和注册Xilinx FPGA的自定义参考设计或自定义板
部署
创建包含用户编程的位流并将其下载到FPGA硬件
你也可以从以下列表中选择一个网站:
