主要内容
自定义IP核心生成
从DUT生成HDL IP内核，以部署到默认的系统参考设计或自定义参考设计，注册为董事会
HDL编码器™可以生成可以部署到Xilinx的自定义HDL IP核心®FPGA板。您可以将生成的IP核心集成到默认的系统参考设计或您自己的自定义参考设计中，以便注册电路板。
话题
使用HDL Workflow Advisor，您可以从模型或算法生成自定义IP内核。
生成自定义IP核心时，默认情况下，您会生成HTML自定义IP核心报告。
使用IP缓存来加速通过上下文的工作流程来加速参考设计合成时间。
特色例子
您还可以从以下列表中选择一个网站：
